[发明专利]CPU取指系统及取指方法

权利要求书

1.一种CPU取指系统，其特征在于，包括：CPU、至少两个总线控制器和与所述总线控制器一一对应的至少两个指令存储器；

所述CPU分别与至少两个所述总线控制器连接，用于向各个所述总线控制器发送第一地址范围内的指令地址；

至少两个所述总线控制器分别与其对应的指令存储器连接，当至少两个所述总线控制器中的一个确定所述指令地址位于其取指范围内，所述总线控制器利用预设函数关系式将所述指令地址转换为存储地址，在对应的所述指令存储器内读取存储于所述存储地址处的指令，各个所述总线控制器的取值范围不同且每个所述总线控制器的取指范围内任意相邻的两个指令地址之间的间隔等于总线控制器的数量，至少两个所述总线控制器的取指范围组成所述第一地址范围。

2.根据权利要求1所述的CPU取指系统，其特征在于，还包括：高速缓冲存储器Cache；

所述Cache设置于所述CPU和至少两个所述总线控制器之间，用于存储接收到的预设数量个指令地址及根据所述指令地址获取的指令，以便当接收到指令地址且所述指令地址为当前存储的预设数量个指令地址中的任意一个时，将存储的根据所述指令地址获取的指令发送给所述CPU。

3.根据权利要求2所述的CPU取指系统，其特征在于，所述Cache内存储指令的数量小于或者等于至少两个指令存储器内存储的指令的数量。

4.根据权利要求3所述的CPU取指系统，其特征在于，所述总线控制器与其对应的指令存储器通过四线式SPI总线连接。

5.根据权利要求4所述的CPU取指系统，其特征在于，所述指令存储器为双倍速率同步动态随机存储器DDR。

6.根据权利要求5所述的CPU取指系统，其特征在于，所述总线控制器和所述指令存储器的数量均为2个。

7.一种CPU取指方法，其特征在于，应用于如权利要求6所述的总线控制器中，所述方法包括如下步骤：

接收CPU发送的第一地址范围内的指令地址；

判断所述指令地址是否位于其取指范围内；

当所述指令地址位于其取指范围内时，利用预设函数关系式将所述指令地址转换为存储地址，所述总线控制器的取指范围内任意相邻的两个指令地址之间的间隔等于总线控制器的数量；

在对应的所述指令存储器内读取存储于所述存储地址处的指令。

8.根据权利要求7所述的CPU取指方法，其特征在于，判断所述指令地址是否位于其取指范围内，包括：

判断所述指令地址是否为奇数地址；

当所述指令地址为奇数地址时，确定所述指令地址位于其取指范围。

9.根据权利要求7所述的CPU取指方法，其特征在于，判断所述指令地址是否位于其取指范围内，包括：

判断所述指令地址是否为偶数地址；

当所述指令地址为偶数地址时，确定所述指令地址位于其取指范围。

10.一种具有处理器可执行的非易失的程序代码的计算机可读介质，其特征在于，所述程序代码使所述处理器执行所述权利要求7-9任一所述的方法。