[发明专利]半导体装置

说明书

对于相关申请的交叉引用

本申请基于并要求于2016年5月24日提交的日本专利申请No.2016-103174的优先权的权益，其公开的全部内容通过引用并入本文。

技术领域

本发明涉及半导体装置，例如涉及具有有源钳位电路的半导体装置。

背景技术

使用一种被称为IPD(Intelligent Power Device，智能功率装置)的半导体装置，其包括高侧开关或低侧开关，该高侧开关或低侧开关在到负载电路的电流的供应和切断之间切换，并且根据条件将高侧开关或低侧开关开启和关闭。在由IPD控制的负载电路中包括诸如螺线管的电感性负载的情况下，当供应到负载电路的电流被IPD切断时，在连接IPD和负载电路的节点处生成的输出电压在某些情况下变得高于电源电压。为了防止由于输出电压的这种升高导致的IPD的故障，在IPD中包括将输出电压的升高限制在一定水平的动态钳位电路。在日本未审查专利出版物No.2000-200902中公开了包括这种动态钳位电路的半导体装置的示例。

在日本未审查专利出版物No.2000-200902中描述的半导体装置中，缓冲器连接到控制输入端，并且缓冲器的输出通过电阻器输入到n沟道功率MOS晶体管的栅极。此外，在日本未审查专利出版物No.2000-200902中描述的半导体装置中，负载装置连接到n沟道功率MOS晶体管的漏电极。在日本未审查专利出版物No.2000-200902中描述的半导体装置中，多个恒压二极管串联连接，最后一个二极管的阴极端子连接到n沟道功率MOS晶体管42的漏电极，串联连接的多个恒压二极管的顶部的二极管的阳极端子连接到通用二极管的阳极端子，并且通用二极管的阴极端子连接到电阻器的一端以及n沟道功率MOS晶体管的栅极电极。

发明内容

然而，在日本未审查专利出版物No.2000-200902中描述的半导体装置中，通过连接在n沟道功率MOS晶体管的栅极和漏极之间的二极管来设定钳位电压。因此，日本未审查专利出版物No.2000-200902中描述的半导体装置具有如下问题：无论电源电压的升高或减小如何，钳位电压是恒定的，因此不可能将半导体装置的结温降低到足够低的水平。

从说明书和附图的描述中，本发明的其它问题和新颖特征将变得显而易见。

根据一个实施例，半导体装置包括控制输出晶体管的导通和截止的驱动电路以及当输出电压达到钳位电压时控制输出晶体管的导通状态的过压保护电路，并且过压保护电路具有将钳位电压设定为与电源电压成比例地变化的电路结构。

根据该实施例，无论电源电压的电平如何，都可以提供能够充分降低结温的半导体装置。

附图说明

从以下结合附图对某些实施例的描述中，上述和其它方面、优点和特征将更加明显，在附图中：

图1是根据第一实施例的半导体装置的框图。

图2是示出半导体芯片的瞬态热特性的曲线图。

图3是图示在第一实施例的半导体装置中设定的钳位电压的曲线图。

图4是图示根据第一实施例的半导体装置的操作的时序图。

图5是根据比较例的半导体装置的框图。

图6是图示根据比较例的半导体装置的操作的时序图。

图7是比较在钳位时间期间根据第一实施例的半导体装置与根据比较例的半导体装置之间的结温差的曲线图。

图8是图示负载突降发生时的电源端子的电压改变的曲线图。

图9是图示根据第一实施例的半导体装置中的过压保护电路的变形例的电路图。

图10是根据第二实施例的半导体装置的框图。

图11是根据第三实施例的半导体装置的框图。

图12是根据第四实施例的半导体装置的框图。

图13是图示根据第四实施例的半导体装置的操作的时序图。

图14是根据第五实施例的半导体装置的框图。

图15是图示对根据第五实施例的半导体装置中的电阻器设定微调整值的过程的时序图。

图16是图示在根据第五实施例的半导体装置中设定的钳位电压的曲线图。

图17是根据第六实施例的半导体装置的框图。

图18是根据第七实施例的半导体装置的框图。

图19是根据第八实施例的半导体装置的框图。

图20是图示根据第九实施例的半导体装置的应用示例的框图。

图21是根据第九实施例的半导体装置的框图。

具体实施例