[发明专利]半导体存储装置及其制造方法

说明书

本申请案涉及一种半导体存储装置及其制造方法。半导体存储装置具有第1结构体、第2结构体及多个布线。第1及第2结构体在第1方向隔离，在第2方向延伸。多个布线设在第1与第2结构体之间，在第2方向延伸，沿第3方向相互隔离排列。第3方向对包含第1及第2方向的平面交叉。第1及第2结构体具有绝缘构件、柱状体及绝缘膜。绝缘构件及柱状体沿第2方向交替排列，在第3方向延伸。绝缘膜设在柱状体与第1布线之间。柱状体具有第1、第2半导体构件及电极。第1及第2半导体构件沿第1方向相互隔离，在第3方向延伸。电极设在第1半导体构件与各第1布线之间。第1结构体的绝缘构件及第2结构体的绝缘构件与多个第1布线相接。

相关申请案

本申请享有以美国临时专利申请62/307,916号(申请日：2016年3月14日)及美国专利申请15/268,126号(申请日：2016年9月16日)为基础申请的优先权。本申请通过参照这些基础申请而包含基础申请的全部内容。

技术领域

实施方式涉及一种半导体存储装置及其制造方法。

背景技术

近年来，提议有使存储单元3维地集成而成的积层型半导体存储装置。在如此的积层型半导体存储装置中，设置有半导体衬底上交替地积层电极膜与绝缘膜而成的积层体，且设置有将积层体贯通的半导体构件。而且，在电极膜与半导体构件的每一交叉部分形成存储单元。即便如此的半导体存储装置，也被要求更进一步的高集成化。

发明内容

实施方式提供一种集成度较高的半导体存储装置及其制造方法。

实施方式的半导体存储装置具有第1结构体、第2结构体、及复数个布线。所述第1结构体及所述第2结构体是在第1方向上隔离，且在相对所述第1方向交叉的第2方向上延伸。所述复数个布线设置在所述第1结构体与所述第2结构体之间，在所述第2方向上延伸，且沿第3方向相互隔离地排列。所述第3方向是相对包含所述第1方向及所述第2方向的平面交叉。所述第1结构体及所述第2结构体分别具有绝缘构件、柱状体、及绝缘膜。所述绝缘构件及所述柱状体沿着所述第2方向交替地排列，且在所述第3方向上延伸。所述绝缘膜设置在所述柱状体与所述第1布线之间。所述柱状体具有第1半导体构件、第2半导体构件、及电极。所述第1半导体构件及所述第2半导体构件沿着所述第1方向相互地隔离，且在所述第3方向上延伸。所述电极设置在所述第1半导体构件与各所述第1布线之间。所述第1结构体的所述绝缘构件及所述第2结构体的所述绝缘构件是与所述复数个第1布线相接。

实施方式的半导体存储装置的制造方法是通过在衬底上使第1膜与第2膜交替地积层而形成积层体。所述方法是在所述积层体形成在第1方向上延伸的沟槽。所述方法通过经由所述沟槽将所述第2膜的一部分去除，而在所述沟槽的侧面形成在所述第1方向上延伸的凹部。所述方法是在所述凹部的内面形成绝缘膜。所述方法是在所述凹部内形成电极。所述方法是将半导体构件嵌入至所述沟槽内。所述方法通过在所述积层体形成孔，而沿着所述第1方向将所述半导体构件及所述电极截断。所述方法是将绝缘构件嵌入至所述孔内。所述方法是在所述积层体形成贯通孔。所述方法通过经由所述贯通孔将所述第2膜的剩余部分去除，而在所述第1膜间形成空间。所述方法是在所述空间内形成布线。

附图说明

图1是表示第1实施方式的半导体存储装置的立体图。

图2是表示第1实施方式的半导体存储装置的剖视图。

图3A是图2所示的A-A'线的剖视图，图3B是图2所示的B-B'线的剖视图。

图4～图10是表示第1实施方式的半导体存储装置的制造方法的立体图。

图11A、图11B、图12、图13、图14、图15是表示第1实施方式的半导体存储装置的制造方法的剖视图。

图16是表示参考例的半导体存储装置的剖视图。