[发明专利]鳍式场效应晶体管器件

说明书

技术领域

本发明实施例是涉及鳍式场效应晶体管(FinFET)器件及其形成方法。

背景技术

半导体集成电路(IC)产业经历了快速的成长。在IC材料和设计技术方面的技术精进使IC有世代的演进，相较于前一世代，下一世代的IC体积更小且电路更为复杂。在集成电路进化的过程中，功能密度(亦即，每芯片面积的互连器件的数量)不断地增加，而几何尺寸(即，可使用制造过程所产生的最小器件或线)不断地缩小。这样的按比例缩小工艺通常通过提高生产效率以及降低相关成本来提供益处。

这种按比例缩小增加了处理和制造IC的复杂性，并且为了实现这些进步，需要IC处理和制造中的类似发展。举例来说，引进例如鳍式场效应晶体管的三维晶体管来代替平面晶体管。尽管现有的鳍式场效应晶体管器件及其形成方法对于它们的预期目的通常已经足够，然而它们不是在所有方面都令人完全满意。

发明内容

根据本发明的一些实施例，一种鳍式场效应晶体管器件包括具有至少一个鳍片的衬底、第一栅堆叠以及第二栅堆叠、第一应变层以及第二应变层、遮蔽层、第一连接件以及第二连接件。第一栅堆叠以及第二栅堆叠横跨至少一个鳍片。第一应变层以及第二应变层分别在第一栅堆叠以及第二栅堆叠侧边。遮蔽层在第二栅堆叠上方以及在第一栅堆叠的顶表面及侧壁上方，且在第一栅堆叠的顶角周围不连续。第一连接件通过遮蔽层且电连接到第一应变层。第二连接件通过遮蔽层且电连接到第二应变层。此外，第二连接件的宽度大于第一连接件的宽度。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明实施例的各个方面。请注意，根据产业中的标准实务，各种特征未按比例绘制。实际上，为了清楚地讨论，各种特征的尺寸可以任意地增大或减小。

图1A到图1G为根据一些实施例的鳍式场效应晶体管器件的形成方法的示意性横截面图。

图2为根据替代性实施例的鳍式场效应晶体管器件的示意性横截面图。

图3为根据一些实施例的鳍式场效应晶体管器件的形成方法的流程图。

图4为根据又一些替代性实施例的鳍式场效应晶体管器件的示意性横截面图。

具体实施方式

以下公开内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述构件以及布置的特定实例以简化本发明。当然，这些构件以及布置仅为实例且并不意图进行限制。举例来说，在以下描述中，第二特征在第一特征上方或上的形成可包括第二特征与第一特征直接接触地形成的实施例，且还可包括额外特征可在第二特征与第一特征之间形成使得第二特征与第一特征可不直接接触的实施例。另外，本发明可在各种实例中重复参考数字及/或字母。此重复是出于简单以及清楚的目的，且本身并不指示所论述的各种实施例及/或配置之间的关系。

另外，空间相对术语(例如“在...之下”、“在...下方”、“下部”、“在...上”、“在...上方”、“在...之上”、“上部”以及类似者)可在本文中使用以易于描述图中所说明的一个构件或特征与另一构件或特征的关系。除图中所描绘的定向以外，空间相对术语意图涵盖在使用或操作中的器件的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解释。

图1A到图1G为根据一些实施例的鳍式场效应晶体管器件的形成方法的示意性横截面图。

参看图1A，提供具有一或多个鳍片102的衬底100。在一些实施例中，衬底100包括含硅衬底、绝缘体上硅(silicon-on-insulator；SOI)衬底或由其它合适的半导体材料形成的衬底。取决于设计要求，衬底100可为P型衬底或N型衬底且其中可具有掺杂区。掺杂区可经配置以用于N型鳍式场效应晶体管器件或P型鳍式场效应晶体管器件。在一些实施例中，衬底100上形成有隔离层。具体来说，隔离层覆盖鳍片102的下部且暴露鳍片102的上部。在一些实施例中，隔离层为浅沟槽隔离(shallow trench isolation；STI)结构。