[发明专利]一种制作镍硅化物的方法

说明书

技术领域

本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种制作镍硅化物的方法。

背景技术

在半导体制造技术中，金属硅化物由于具有较低的电阻率且与其他材料具有很好的粘合性而被广泛应用于源/漏接触和栅极接触来降低接触电阻。高熔点的金属例如Ti、Co、Ni等通过一步或多步退火工艺，与硅发生反应即可生成低电阻率的金属硅化物。随着半导体工艺水平的不断提高，特别是在45nm及其以下技术节点，为了获得更低的接触电阻，镍及镍的合金(例如NiPt)已成为形成金属硅化物的主要材料。

随着超大规模集成电路特征尺寸的微缩化持续发展，场效应晶体管的尺寸也随之越来越小，且操作的速度也越来越快。如何有效提高电子输运性能，改善电路元件的驱动电流正显得日益重要。通过提高沟道区的载流子迁移率，能够增大CMOS器件的驱动电流，提高器件的性能。而提高载流子迁移率的一种有效机制是在沟道区中产生应力。

一般而言，硅中电子的迁移率随着沿电子迁移方向的拉应力的增加而增加，并随着压应力的增加而减少；相反，硅中带正电的空穴的迁移率随着空穴移动方向的压应力的增加而增大，并随着拉应力的增加而减少。因此，可以通过在沟道中引入适当的压应力和拉应力，来分别提高PMOS的空穴迁移率和NMOS的电子迁移率。例如，在PMOS器件的制造工艺中采用具有压应力的材料，而在NMOS器件中采用具有张应力的材料，以向沟道区施加适当的应力，从而提高载流子的迁移率。

在上述形成例如Ni金属硅化物的工艺中，现有技术一般是通过在NMOS和PMOS器件上沉积相同的NiPt金属层，并在NiPt金属层上沉积相同的TiN层作为NiPt的保护层(cap layer)，进而通过退火工艺使镍与硅发生反应生成低电阻率的镍硅化物。TiN保护层可用来防止NiPt被氧化。

可是，上述现有的Ni硅化物形成工艺，没有分别对NMOS和PMOS进行调整，采用的是具有单一应力的TiN覆盖在NMOS和PMOS上，作为NiPt的保护层，而单一应力(张应力或压应力)的TiN只能对NMOS或PMOS其中之一的电子迁移率或空穴迁移率的提高作出贡献，但在有利于其中之一的情况下，却会对另一器件的电性能带来不利影响。此外，在NMOS和PMOS器件上沉积相同厚度及Pt含量的NiPt金属层，也没有考虑到如何满足不同器件要求的情况。

因此，现有的Ni硅化物形成工艺没有考虑到在金属硅化物的形成过程中引入的TiN应力层所带来的负面作用，以及如何满足不同器件要求的情况，需要加以优化。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种新的制作镍硅化物的方法，避免了在金属硅化物的形成过程中，引入应力层所带来的负面作用，NiPt层厚度及Pt含量可满足不同器件的要求。

为实现上述目的，本发明的技术方案如下：

一种制作镍硅化物的方法，包括以下步骤：

步骤S01：提供一形成有NMOS和PMOS的半导体衬底，沉积一SiN层作为金属硅化物阻挡层，并选择性地去除PMOS上需要形成金属硅化物区域的SiN，即去除PMOS栅极和源/漏区域的SiN，保留NMOS上的SiN层；

步骤S02：依次沉积一第一NiPt层和压应力第一TiN层，并选择性地去除NMOS上的第一TiN层、第一NiPt层，随后，选择性地去除NMOS上需要形成金属硅化物区域的SiN；

步骤S03：沉积一第二NiPt层和拉应力第二TiN层，并选择性地去除PMOS上的第二TiN层、第二NiPt层；

步骤S04：进行第一次退火，在需要形成金属硅化物的区域形成第一镍硅化物；

步骤S05：去除第一、第二TiN层以及没有反应的第一、第二NiPt层；

步骤S06：进行第二次退火，在需要形成金属硅化物的区域形成第二镍硅化物。

优选地，所述第一镍硅化物为Ni₂Si，所述第二镍硅化物为NiSi。

优选地，所述第一、第二NiPt层中Pt的含量范围分别为0～15％。

优选地，所述第一、第二NiPt层中Pt的含量不同。

优选地，所述第二NiPt层中Pt的含量大于第一NiPt层中Pt的含量。

优选地，所述第一、第二NiPt层的厚度范围为30～300埃。

优选地，所述第一、第二NiPt层的厚度不同。

优选地，所述第一、第二TiN层的厚度范围为20～300埃。

优选地，所述第一、第二TiN层的厚度不同。