[实用新型]晶圆的切割道结构

说明书

技术领域

本实用新型涉及半导体制造技术领域，特别是涉及一种晶圆的切割道结构。

背景技术

众所周知，集成电路(IC，Integrated Circuit)的实质就是把电路所需的晶体管、二极管、电阻、电容和电感等电子元器件整合到半导体晶圆(wafer)上，形成完整的逻辑电路，以达到控制、计算或记忆等功能。通常来说，集成电路包括多层电子元器件层，各层之间通过金属导线进行连接。

一般来说，集成电路中的金属导线的普遍制作方式为：在整个晶圆表面沉积一层金属薄膜(film)，再在金属薄膜上面沉积光阻，接着通过掩膜版(mask)做曝光及显影(photolithography)处理，从而完成金属的版图图形到金属的晶圆图形的转化，再通过刻蚀处理(Etching)，则晶圆表面呈现金属的导线架构。至此，工艺上完成一层金属的布线。

在完成一层金属布线，进行后续工序前，要对晶圆上的薄膜或层的外形进行平面化(global planarization)处理，以保证集成电路所必须的平整度。平面化处理通常采用化学机械抛光(CMP，chemical-mechanical polishing)的方式。CMP工艺是一种研磨工艺，其涉及到通过在化学浆存在的情况下，施加可控的压力，使磨光垫和晶圆彼此相对进行旋转，从而将材料从半导体晶圆上有选择地除去。利用CMP工艺，既可以在氧化物上也可以在金属上产生优良的局部平面。在CMP过程之后，经过磨光的表面就可以准备好进行后续的工艺步骤了，例如增加更多的层。

然而，CMP过程产生的平面外形通常依赖于底层的金属图案(pattern)的密度，由于底层图案密度的不均匀而产生的变化可大于30％～50％，特别是到了90nm、65nm及以下的技术来说，由于集成电路的层数更多，这种变化更明显。为了防止由于底层图案密度不均匀而造成CMP后表面不平整的问题，目前通常的做法是在各层图案稀疏的区域填入虚拟填充物。在集成电路的加工的后段工艺中，在各层图案稀疏的区域填入虚拟填充物的具体操作为：将虚拟金属(dummy metal)添加在切割道(scribe lane)中，以增加金属图案的密度。

如图1所示，为现有技术中晶圆结构的示意图。现有技术的晶圆结构1包括器件区11和切割道12，其中，器件区11用于制备若干个晶粒(chip)，切割道12用于进行切割以分离晶粒。晶圆结构1一般包括若干互连层，在图1中包括第一互连层M1、第二互连层M2和顶层互连层Mx，其中，互连层的层数不做限制。一般的，在器件区11中，每一互连层均可包括金属线23和形成于插塞中的插塞22，在切割道12中，每一互连层均可包括虚拟金属24，金属线23、插塞22、虚拟金属24之间通过介质层21进行隔离。

在切割晶圆时，激光30会照射切割道12，对切割道12加热，以在切割道12上画出切割槽，以方便晶粒的分离。然而，切割道12中具有虚拟金属图案24，当激光照射虚拟金属图案24时，需要很高的热量才能将虚拟金属图案24熔化。高的热量通过介质层21传递到器件区11上，由于金属与介质层热膨胀系数不同，该热量会使得器件区11的互连层之间造成分离，如图1所示，从而影响最终晶粒的性能。

实用新型内容

本实用新型的目的在于，提供一种晶圆的切割道结构，能够避免切割晶圆时激光热量对器件区的影响，从而提高最终晶粒的可靠性。

为解决上述技术问题，本实用新型提供一种晶圆的切割道结构，所述切割道结构包括用于切割的第一区以及用于提高金属图案密度的第二区，其中，所述第一区内的金属图案密度小于等于10％，所述第二区内的金属图案密度大于等于20％。

可选的，所述切割道结构包括一个所述第一区和两个所述第二区，所述第一区的两侧各设置一个所述第二区。

可选的，所述第二区内的金属图案密度由远离所述第一区的一侧向靠近所述第一区的一侧递减。

可选的，两个所述第二区的宽度相同。

可选的，所述切割道结构的宽度为60μm～90μm。

可选的，所述切割道结构采用激光进行切割，所述第一区的宽度大于等于所述激光的照射宽度。

可选的，所述第一区的宽度为K1，所述激光的照射宽度为K2，其中，1μm≤K1-K2≤3μm。

可选的，所述第二区内包括若干虚拟金属图案。

可选的，所述虚拟金属图案为方形，所述方形的边长为0.5μm～2μm。

可选的，所述第一区内的金属图案密度为0％。