[发明专利]带有压应变薄膜应变源的双栅p沟道MOSFET及制备方法

说明书

技术领域

本发明涉及半导体设计及制造技术领域，特别涉及一种带有压应变薄膜应变源的双栅p沟道MOSFET(metal oxide semiconductor field effect transistor,金属氧化物半导体场效应晶体管)及制备方法。

背景技术

随着集成电路技术的快速及深入发展，晶圆尺寸的提高以及芯片特征尺寸的缩小可以满足微型化、高密度化、高速化、高可靠性和系统集成化的要求。根据国际半导体技术蓝图(International Technology Roadmap for Semiconductors，ITRS)2012的预测，当集成电路技术节点到10纳米以下的时候，应变Si材料已经不能满足需要，需要引入高载流子迁移率材料MOSFET来提升芯片性能，例如Ge和GeSn。

GeSn具有比纯Ge材料更高的空穴迁移率，是制备p沟道MOSFET器件的理想材料(International Electron Devices Meeting,pp.402-403,2011；International Electron Devices Meeting,pp.375-378,2012)。实验和理论都证明在GeSn沟道区域引入沿沟道方向的压应变越大，器件的空穴迁移率就越高，器件电学性能就越好(IEEEElectron Device Letters,vol.34,no.7,pp.831-833,2013；Physical Review B,vol.75,no.4,pp.045208,2007)。目前，报道的压应变GeSnp沟道MOSFET器件是GeSn沟道生长在Ge衬底或者Ge缓冲层上面，提高GeSn沟道压应变的方法就是提高Sn的组分。但是Sn组分太高就会引起GeSn材料热稳定性变差，易出现Sn原子的偏析。

发明内容

本发明旨在至少解决现有技术中存在的技术问题，特别创新地提出了一种带有压应变薄膜应变源的双栅p沟道MOSFET及制备方法。

为了实现本发明的上述目的，根据本发明的第一个方面，本发明提供了一种带有压应变薄膜应变源的双栅p沟道MOSFET，包括半导体材料，所述半导体材料具有第一表面和第二表面，在所述半导体材料的第一表面上形成源区、漏区和导电沟道区，所述源区、漏区和导电沟道区的连接线与所述半导体材料的第一表面平行，所述源区、漏区和导电沟道区均凸出于所述半导体材料相同的高度，所述导电沟道区位于所述源区和漏区之间，所述导电沟道具有第一导电面和第二导电面；所述导电沟道区的掺杂类型为n型，所述源区和漏区的掺杂为p型；栅介质层，所述栅介质层形成在所述半导体材料的第一表面上，且位于所述导电沟道区的第一导电面的侧面和第二导电面的侧面；栅极，所述栅极形成在所述半导体材料的第一表面上，且位于所述栅介质层的侧面；绝缘介质层，所述绝缘介质层形成在所述栅极、源极和漏极的侧壁上；压应变薄膜应变层，所述压应变薄膜应变层形成在所述绝缘介质层上，用于在导电沟道区引入沿沟道方向上的压应变；源区电极和漏区电极，所述源区电极与所述源区接触，所述漏区电极与所述漏区接触。

本发明的带有压应变薄膜应变源的双栅p沟道MOSFET在器件表面覆盖一层压应变薄膜应变层，该绝缘应变层在沟道区域引入沿沟道方向上较大的压应变，这种应变状态有利于减小空穴有效质量，提高空穴迁移率，从而提高器件工作电流，导通电阻降低。

在本发明的一种优选实施方式中，所述源区、漏区和导电沟道区的材料为单晶GeSn材料，其通式为Ge_1-zSn_z，其中，0≤z≤0.25。空穴的迁移率高。

在本发明的另一种优选实施方式中，所述压应变薄膜应变层的材料为Ge₂Sb₂Te₅，能够在沟道区引入压应力。

在本发明的再一种优选实施方式中，所述Ge₂Sb₂Te₅，生长时为无定型Ge₂Sb₂Te₅，生长完成后退火转变为多晶Ge₂Sb₂Te₅。通过具有残余压应力的压应变薄膜层收缩，从而会在沟道区域引入沿沟道方向上较大的压应变。这种应变状态有利于减小空穴有效质量，提高空穴迁移率，从而提高器件工作电流。

在本发明的一种优选实施方式中，所述压应变薄膜应变层为不连续的压应变薄膜应变层，可以在局部引入压应变。