[发明专利]用于静电放电(ESD)保护的延伸漏极非平面MOSFET

说明书

描述了采用了一个或多个非平面金属氧化物半导体晶体管(MOSFET)的骤回ESD保护器件。所述ESD保护器件还可包括轻掺杂延伸漏极区，所述轻掺杂延伸漏极区的电阻可通过控制栅极来电容地控制，而不依赖于被保持处于地电位的栅极电极。控制电极可以是浮置的或被偏置，以便调制ESD保护器件性能。在实施例中，利用多个非平面基于MOSFET的ESD保护器件来保护多个核心电路，所述多个非平面基于MOSFET的ESD保护器件具有跨所述多个非平面基于MOSFET的ESD保护器件改变的控制栅极电位。

技术领域

概括地说，本发明的实施例涉及集成电路(IC)的静电放电(ESD)保护，并且更具体地说，涉及采用了非平面金属氧化物半导体场效应晶体管(MOSFET)的ESD保护器件。

背景技术

ESD对IC可靠性是威胁。在IC制造中引入新材料和对临界晶体管互连尺寸和电介质的缩放已经增大了电路对ESD事件的敏感性并且劣化了安全地耗散ESD电荷的能力。此技术趋势对设计有效的保护结构和电路拓扑提出了甚至更大的挑战。减小在IC芯片(即，I/O)的高速输入/输出线路上的寄生电容的需要以及减小由ESD保护电路所消耗的芯片面积的需要提出进一步的挑战。在正常操作期间(即，当不存在ESD事件时)与常规ESD保护器件相关联的泄漏电流是针对亚32nm技术节点的另一个显著的问题。

本领域中的ESD保护电路可分成两个一般类别：骤回器件和非骤回器件。最典型的非骤回器件是通常设置在双二极管配置中的p-n结二极管，在双二极管配置中，两个二极管(P+/n和N+/p)背对背地连接，并且该对二极管进一步连接到暴露的I/O管脚或焊盘。在ESD事件期间，二极管吸收电流，以便保护I/O器件和IC芯片的内部电路免受损坏，诸如栅极氧化物击穿、源极-漏极短路、夹层电介质(ILD)击穿等。最典型的骤回器件是基于晶体管的，主要是MOSFET。虽然骤回器件通常具有比非骤回实现相对更小的尺寸和更低的寄生电容，但是“截止状态”源极-漏极泄漏电流针对基于MOSFET的设计是更大的问题，特别是在22nmCMOS技术节点处。因此针对22nm和以后的CMOS技术节点需要可传导更高电流(在ESD事件期间)并且提供更低的泄漏电流(在正常操作期间)的ESD保护骤回器件。

附图说明

本发明的实施例通过示例而非限制的方式示出，并且在结合附图考虑时参考下面的具体实施方式可被更充分地理解，其中：

图1A是根据本发明的实施例的用于静电放电(ESD)保护的延伸漏极非平面MOSFET的截面等距视图；

图1B是根据本发明的实施例的具有用于ESD保护的控制栅极的延伸漏极非平面MOSFET的截面等距视图；

图2A是根据实施例的被配置为用于耦合到I/O焊盘的CMOS电路的ESD保护的延伸漏极非平面MOSFET的示意图；

图2B是根据实施例的被配置为用于多个CMOS电路的ESD保护的多个延伸漏极非平面MOSFET的示意图；

图2C是示出了根据实施例的被配置为用于多个CMOS电路的ESD保护的多个延伸漏极非平面MOSFET的操作的流程图；

图3是示出了根据实施例的在ESD事件和正常操作期间针对平面基于MOSFET的ESD保护器件和非平面基于MOSFET的ESD保护器件的骤回特性的I-V绘图；

图4根据本发明的实施例的采用了具有延伸漏极非平面MOSFET ESD保护的IC的移动计算平台的等距视图；以及

图5是根据本发明的实施例的在图4中所示出的移动器件的功能框图。

具体实施方式