[实用新型]测试结构

权利要求书

1.一种测试结构，用于监测半导体芯片的性能稳定性，其特征在于，所述测试结构包括多个测试单元，所述测试单元包括PMOS、NMOS、公共栅极、N型衬底以及多个通孔连线，其中，所述PMOS和NMOS平行并保持一定间距，所述公共栅极形成于所述PMOS和NMOS之上，所述NMOS位于所述N型衬底之上，所述通孔连线分别位于所述NMOS、PMOS以及N型衬底之上，所述NMOS包括一预掺杂区，所述预掺杂区具有预定宽度。

2.如权利要求1所述的测试结构，其特征在于，所述测试单元的个数范围是1～100个。

3.如权利要求2所述的测试结构，其特征在于，每一个测试单元内的预掺杂区的预定宽度均相异。

4.如权利要求2所述的测试结构，其特征在于，所述预掺杂区的预定宽度分别是S-6σ～S+6σ，所述S为实际生产中预定宽度，σ为实际生产中预定宽度的均方差。

5.如权利要求2所述的测试结构，其特征在于，所述通孔连线包括NMOS通孔连线、PMOS通孔连线以及N型衬底通孔连线，所述NMOS通孔连线位于所述NMOS之上，所述PMOS通孔连线位于所述PMOS之上，所述N型衬底通孔连线位于所述N型衬底之上。

6.如权利要求5所述的测试结构，其特征在于，所述NMOS通孔连线为两个，分别位于所述NMOS的源极、漏极两端。

7.如权利要求6所述的测试结构，其特征在于，所述PMOS通孔连线为两个，分别位于所述PMOS的源极、漏极两端。

8.如权利要求7所述的测试结构，其特征在于，将位于所述NMOS和PMOS源极的通孔连线使用金属互连线连接在一起。

9.如权利要求5所述的测试结构，其特征在于，将位于所述PMOS漏极的通孔连线使用金属互连线连接在一起。

10.如权利要求5所述的测试结构，其特征在于，将所述N型衬底通孔连线使用金属互连线连连接在一起。

11.如权利要求1所述的测试结构，其特征在于，所述测试结构还包括P型衬底，所述P型衬底包围所述测试单元。

12.如权利要求11所述的测试结构，其特征在于，所述P型衬底上形成有多个通孔连线。

13.如权利要求1所述的测试结构，其特征在于，所述测试结构中形成有介质层进行隔离。

14.如权利要求1所述的测试结构，其特征在于，所述测试单元为反相器。