[发明专利]多位电阻测量的方法和电路

说明书

技术领域

本发明涉及计算机存储器，更具体地说，涉及确定存储单元的电阻电平。

背景技术

典型的半导体计算机存储器在半导体衬底上制造，这些半导体衬底包括具有大量物理存储单元的阵列。通常，将二进制数据的一位表示为与存储单元关联的物理参数的变化。常用的物理参数包括金属氧化物场效应晶体管（MOSFET）的阈值电压变化（由于存储在非易失性电可擦式可编程只读存储器（EEPROM）中的浮栅或阱层中的电荷量所致）、相变随机存取存储器（PRAM）或双向通用存储器（OUM）中的相变存储元件的电阻变化，以及易失性动态随机存取存储器（DRAM）中的电荷存储变化。

增加存储在单个物理半导体存储单元中的位数是一种有效的降低每位制造成本的方法。当物理参数的变化可以与多个位值关联时，数据的多个位还可以存储在单个存储单元中。这种多位存储单元通常称为多电平单元（MLC）。计算机存储器件和电路设计中的重要工作是致力于最大化要存储在单个物理存储单元中的位数。对于存储级存储器尤其如此，例如通常用作大容量存储器件的流行的非易失性闪存。

半导体存储单元中的多位存储的基本要求是具有物理参数变化范围以便容纳多个非重叠的值带。n位单元需要的带数是2ⁿ。2位单元需要4个带，3位单元需要8个带，依此类推。因此，半导体存储单元中的物理参数的可用范围是多位存储装置的一个限制因素。

发明内容

本发明的一个实例是一种用于确定存储单元的二进制值的方法。所述存储单元的所述二进制值由所述存储单元的电阻电平表示，并且包括最高有效位和最低有效位。所述方法包括反复将具有不同电容的分路电容器（shunt capacitor）充电到第一电压，直到选定分路电容器导致所述第一电压在预定时间范围内通过所述存储单元衰减到第一参考电压。根据所述选定分路电容器而确定所述存储单元的所述最高有效位的二进制值。然后在确定所述存储单元的所述最高有效位的所述二进制值之后，将所述选定分路电容器充电到第二电压。根据所述选定分路电容器处的所述第二电压通过所述存储单元的衰减，确定所述存储单元的所述最低有效位的二进制值。

本发明的另一个实例是一种用于确定存储单元的二进制值的电路。所述电路包括多个分路电容器，它们具有不同的电容，并且被配置为选择性地与所述存储单元耦合。所述电路另外包括控制器，其被配置为反复将所述分路电容器充电到第一电压，直到选定分路电容器导致所述第一电压在预定时间范围内通过所述存储单元衰减到第一参考电压。所述控制器还根据所述选定分路电容器而确定所述存储单元的所述最高有效位的二进制值，在确定所述存储单元的所述最高有效位的所述二进制值之后，将所述选定分路电容器充电到第二电压，并且根据所述选定分路电容器处的所述第二电压通过所述存储单元的衰减，确定所述存储单元的所述最低有效位的二进制值。

附图说明

图1示出本发明构想的用于确定存储单元的二进制值的电路的一个实例实施例；

图2示出用于通过检测计数器上溢确定四位存储单元的两个最高有效位的实例过程流程；

图3示出用于通过检测计数器下溢确定四位存储单元的两个最高有效位的实例过程流程；

图4示出用于确定存储单元的二进制值的电路的另一个实例实施例；

图5示出本发明构想的用于确定存储单元的二进制值的实例方法。

具体实施方式

参考本发明的实施例描述本发明。在本发明的描述中，对图1-5进行参考。当参考附图时，使用相同的参考标号指示所有附图中示出的相同结构和元素。

图1示出本发明构想的用于确定存储单元106的二进制值的电路102的一个实例实施例。系统包括存储阵列104以便存储信息。存储阵列104包括多个存储单元。每个存储单元可以被编程为特定电阻电平，随后可以读取该特定电阻电平。因此，存储阵列104通常使用存储单元的电阻表示存储在其中的二进制数据。在一个实施例中，每个存储单元可以通过在其中存储不同的电阻电平，表示数据的多个位。因此，存储单元106的二进制值包括最高有效位（MSB）和最低有效位（LSB）。

电路102包括具有不同电容的多个分路电容器（C₁、C₂、C₃）。在一个实施例中，分路电容器的每个电容之间的比率具有对数关系。分路电容器被配置为选择性地与存储单元106耦合。例如，电路102可以在每个分路电容器中包括存取晶体管110，其被配置为将存储单元106电耦合到选定分路电容器。