[发明专利]一种化合物半导体元件及其制备方法

说明书

技术领域

本发明涉及一种化合物半导体元件及其制备方法，尤其是指一种使用选择性掺杂方法改变半导体层的成长速率，以形成具有高低差结构的半导体层，之后在此半导体层上成长化合物半导体元件的结构与相应制备方法。

背景技术

在成长氮化镓是发光二极管(LED)时，目前产业上主要使用的基板材料为蓝宝石(Al₂O₃)或碳化硅(SiC)，由于与用于成长的半导体材料如氮化镓(GaN)的晶体结构或晶格常数不同，因此在基板上成长氮化镓半导体层时，半导体层内会产生晶格缺陷(lattice defect)或断层(dislocation)。这种缺陷可能由半导体层底部延伸至发光二极管结构表面，而劣化发光二极管的发光层结构，减损发光二极管的发光效率。

由于缺陷或断层的多寡直接影响发光二极管发光效率，因此减少缺陷或断层的密度即能提升发光二极管发光效率。现有技术减少缺陷或断层的密度的其中一种方法，为先在基板上形成氮化镓柱状结构，再于柱状结构上继续成长氮化镓半导体层，此时由于氮化镓半导体层是在氮化镓柱状结构上形成，所以大幅减少氮化镓半导体层内缺陷或断层的产生。在基板上形成氮化镓柱状结构的现有技术，美国专利号7521274揭示了一种成长奈米柱体的方法，如图1 A~图1C所示，其在一基板7上设置一图案化遮罩13，此遮罩13具有若干个孔洞而使基板7的部分表面暴露出，接着以非脉冲式成长半导体材料81至孔洞中，与遮罩13形成一平面，最后再以脉冲式接续成长半导体奈米柱82在半导体材料81上，以形成柱状结构。然而，在此案所揭示的方式中，在奈米等级的孔洞中成长半导体材料的难度很高，且通过脉冲式成长奈米柱不易逐片(wafer to wafer)控制均匀性，因此成品之间的差异相当大；另外，脉冲式成长奈米柱的机台维护周期较短，造成成本增加，而二次成长的制程本身也因有较多道工序，因此良率也较低。

另外，在美国专利号7981714一案中，揭示了在硅基板上成长氮化镓奈米柱的步骤，其是先成长若干个奈米柱于基板上，并且垂直于硅基板；接着以非晶材料填满奈米柱之间的空隙，并且露出奈米柱的上部，该阶段的制程难度相当高，而最后则是以部分奈米柱的上部为晶种，成长氮化镓于非晶材料上。所以此案的方式也是一种二次成长，对良率也有不好的影响。

因此，基于半导体元件中的柱状结构在制备时的技术门坎过高以及良率无法达到水平的问题，本发明提出一种半导体元件的制备方法及其结构，以克服上述技术问题。

发明内容

本发明的主要目的是，提供一种化合物半导体元件，其使用包括离子扩散或离子注入等技术，对基板或基板上的缓冲层先做选择性掺杂处理，之后只要经过一次成长即可获得具有奈米级或微米级高低差的半导体结构，以克服晶格差异造成的断层等缺陷问题，并且可以架构出柱状形式的磊晶层，同时制作方式较为简单，有助于维持良率。

本发明的另一目的是，提供一种半导体元件的制备方法，其通过调整掺杂过程中所使用的离子源，形成不同的掺杂区域，进而透过半导体的成长速率差异，在不同区域形成不同高度的半导体结构，具有灵活性。

本发明揭示了一种化合物半导体元件及其制备方法，其步骤包括：对一基板进行掺杂，使该基板具有至少一第一掺杂区以及至少一第二掺杂区；在该基板上成长半导体层，其中成长于该第一掺杂区及第二掺杂区上的半导体高度不同而形成一高低差结构。在该方法操作下，即可获得具高低差结构的半导体层，之后续行其他膜层的成长而制备诸如发光二极管、晶体管、光侦测器等半导体元件。

附图说明

图1 A~C为现有技术的奈米柱制备流程图；

图2 A~D为本发明的一较佳实施例的掺杂制程与半导体层成长的流程与结构变化示意图；

图2 E~F为本发明的一较佳实施例的结构示意图；

图3为本发明的一较佳实施例的制作流程与结构变化示意图；

图4为本发明的一较佳实施例的另一制作流程与结构变化示意图；

图5为本发明的一较佳实施例的掺杂离子种类或数量不同的结构示意图；

图6为本发明的一较佳实施例的一发光二极管结构示意图；

图7 A~B为本发明的另一较佳实施例的结构示意图；以及

图8 A~B为本发明的另一较佳实施例的结构示意图。

具体实施方式