[发明专利]半导体存储装置及其操作方法

说明书

相关申请的交叉引用

本申请要求2012年6月28日向韩国知识产权局提交的申请号为10-2012-0070008的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

各种实施例涉及一种半导体集成电路，更具体而言，涉及一种半导体存储装置。

背景技术

一般地，作为易失性存储器件的半导体存储装置包括由电容器组成的存储器单元。由于半导体存储装置包括由电容器组成的存储器单元，所以引起充入电容器中的电荷的损耗，并且由于这个事实，半导体存储装置被称为易失性存储器件。

参见图1，传统的半导体存储装置包括：存储器单元10、第一均衡器单元20、位线断开单元30、第二均衡器单元40、感测放大器50以及数据传送单元60。

存储器单元10在字线WL被使能时与位线BL耦接。存储器单元10包括第一晶体管N1和电容器C1。第一晶体管N1具有与字线WL耦接的栅极，以及与位线BL和电容器C1的一个端部耦接的漏极和源极。电容器C1具有与第一晶体管N1耦接的一个端部、和被施加单元板极电压（cell plate voltage，VCP）的另一个端部。

第一均衡器单元20在位线均衡器信号BLEQ被使能时将位线BL和取反位线BLb彼此耦接。

第一均衡器单元20包括第二晶体管N2。第二晶体管N2具有被输入位线均衡器信号BLEQ的栅极、以及与位线BL和取反位线BLb耦接的漏极和源极。

位线断开单元30在位线隔离信号BIS被使能时将位线BL和取反位线BLb与感测放大器50断开。此外，位线断开单元30在位线隔离信号BIS被禁止时将位线BL和取反位线BLb与感测放大器50耦接。

位线断开单元30包括第三晶体管N3和第四晶体管N4。第三晶体管N3具有被输入位线隔离信号BIS的栅极，以及与位线BL和感测放大器50耦接的漏极和源极。第四晶体管N4具有被输入位线隔离信号BIS的栅极，以及与取反位线BLb和感测放大器50耦接的漏极和源极。

当位线均衡器信号BLEQ被使能时，第二均衡器单元40将与位线BL和感测放大器50耦接的节点、和与取反位线BLb和感测放大器50耦接的节点耦接，并且将位线预充电电压VBLP施加到两个节点。

第二均衡器单元40包括第五晶体管N5和第六晶体管N6。第五晶体管N5具有被输入位线均衡器信号BLEQ的栅极、以及耦接至与位线BL和感测放大器50耦接的节点和第六晶体管N6的漏极和源极。第六晶体管N6具有被输入位线均衡器信号BLEQ的栅极、以及耦接至与取反位线BLb和感测放大器50耦接的节点和第五晶体管N5的漏极和源极。位线预充电电压VBLP被施加到与第五晶体管N5和第六晶体管N6耦接的节点。

感测放大器50感测并且放大在位线BL与取反位线BLb之间的电压差。

感测放大器50包括第七至第十晶体管P1、P2、N7以及N8。第七晶体管P1具有被施加第一驱动电压RTO的源极、和与取反位线BLb耦接的栅极。第八晶体管P2具有被施加第一驱动电压RTO的源极、和与位线BL耦接的栅极。第九晶体管N7具有与取反位线BLb耦接的栅极、与第七晶体管P1的漏极耦接的漏极、以及被施加第二驱动电压SB的源极。第十晶体管N8具有与位线BL耦接的栅极、与第八晶体管P2的漏极耦接的漏极、以及被施加第二驱动电压SB的源极。位线BL耦接至与第七晶体管P1和第九晶体管N7耦接的节点，并且取反位线BLb耦接至与第八晶体管P2和第十晶体管N8耦接的节点。作为用于激活感测放大器50的电压的第一驱动电压RTO和第二驱动电压SB是当感测放大器使能信号（未示出）被使能时施加到感测放大器50的电压。

数据传送单元60在列选择信号YI被使能时将在感测放大器50中放大的电压传送到数据线DATA_L和取反数据线DATA_Lb。

数据传送单元60包括第十一晶体管N9和第十二晶体管N10。第十一晶体管N9具有被输入列选择信号YI的栅极、以及耦接至与位线BL和感测放大器50耦接的节点和数据线DATA_L的漏极和源极。第十二晶体管N10具有被输入列选择信号YI的栅极、以及耦接至与取反位线BLb和感测放大器50耦接的节点和取反数据线DATA_Lb的漏极和源极。

如上所述配置的传统半导体存储装置操作如下。

随着字线WL被使能，存储器单元10和位线BL耦接。由于存储器单元10的电容器C1的电荷迁移到位线BL，所以在位线BL与取反位线BLb之间出现电压差。