[发明专利]一种空间CCD图像存储器NAND闪存纠错编解码器及纠错方法

说明书

技术领域

本发明涉及一种空间CCD图像的存储技术，尤其是涉及一种空间CCD图像存储器NAND闪存纠错编解码器及纠错方法。

背景技术

目前，基于CCD成像技术的空间相机正向小型化、轻型化、高分辨率、大视场、宽覆盖方向发展，这就要求相机图像存储系统采用专门的图像存储器进行设计。适合空间CCD相机应用的图像存储器为NAND闪存，因为它存储容量大、非易失、速度快、抗震强、体积小。而NAND闪存一方面在空间环境中容易受辐射的影响发生单粒子翻转现象，导致数据差错，即写入到存储器的数据和读出数据不同。另一方面，NAND闪存本身由于工艺的原因，读写操作时也容易发生差错。另外，随着NAND闪存技术的发展，多个比特可存储到一个cell中，即MLC，这样存储密度的增加，也增加了数据存储的差错。而空间CCD相机对图像存储器可靠性要求十分苛刻。因此，NAND闪存控制器的ECC设计十分重要，也是闪存控制器设计的最主要且最复杂的任务。

目前，常用的NAND闪存纠错方法为BCH码和RS码。BCH码是二进制纠错编码方法，它可以纠正多个随机错误，然而图像一个像素是以字节为单位，采用比特级处理必然效率很低、占用大量时间。另外，BCH码纠错能力远低于RS码。RS码具有较强的纠错能力，是以字节为单位处理的，然而它只能纠正多个突发错误。对于NAND闪存读写操作时可能会出现多个随机错误，RS码纠正时很困难且效率较低。

发明内容

本发明要解决现有技术中存在的技术问题，本发明提供一种同时纠正NAND闪存突发错误和多个错误，为CCD图像存储器NAND闪存进行纠错的，空间CCD图像存储器NAND闪存纠错编解码器及纠错方法。

为了解决上述技术问题，本发明的技术方案具体如下：

一种空间CCD图像存储器NAND闪存纠错编解码器，包括：

编码帧构造、编码行缓存、2个（170，164）缩短RS编码器、1个（172，166）缩短RS编码器、校验码一次存储、编码列缓存、（255，249）RS编码器、校验码二次存储、读取数据帧、解码列缓存、（255，249）RS解码器、解码行缓存、2个（170，164）缩短RS解码器、1个（172，166）缩短RS解码器以及数据输出装置；

NAND闪存纠错编/解码器为二维RS乘积码编/解码器；NAND闪存写数据操作时，可以249行，494列的图像帧为单位进行编码；经行列RS编码后可得到大小为255×512的数据帧；

该纠错编解码器：

可对编码帧的每行使用2个（170，164）缩短RS编码器和1个（172，166）缩短RS编码器进行编码，得到18个行校验码，将每行的18个校验码存储到编码帧构造单元中；编码帧构造单元中存储的为原始数据和行校验码，大小为249行，512列，其中后18列为校验码；

可将数据部分249×494存入FLASH中的数据区中，将行校验码、列校验码以及校验的校验码存入FLASH中的信息区中；

NAND闪存读数据操作时，可与乘积RS编码相反的顺序进行解码，最终纠正错误，得到正确的数据。

在上述技术方案中，所述的编码帧构造可将每行494个像素的，249行的图像组织成一个二维表的编码帧，NAND闪存纠错是以编码帧为单位进行编码，编码后将数据和校验码存入NAND闪存中。

在上述技术方案中，所述的编码行缓存单元可将编码帧的一行数据转移到编码行缓存单元中，在编码行缓存单元中的一行数据使用3个行缩短RS编码器进行编码。

在上述技术方案中，所述的校验码一次存储模块可将每行数据经行RS编码后的冗余码存入该行数据后面，编码帧由249×494数据和249×18冗余码组成。

在上述技术方案中，所述的编码列缓存单元可将经行RS编码后的更新编码帧一列数据转移到编码列缓存单元中，将编码列缓存单元中的数据输入到（255，249）RS编码器。

在上述技术方案中，所述的（255，249）RS编码器可将编码列缓存单元中的数据进行编码，得到6个冗余码，最终得到255个数据。

在上述技术方案中，所述的校验码二次存储模块可将每列数据经列RS编码后的冗余码存入该列数据和列校验码后面。

一种上述技术方案中所述的空间CCD图像存储器NAND闪存纠错编解码器的纠错方法，包括以下步骤：

步骤一、将大小为M×N的CCD图像分成若干个大小为249×494且互不重叠的编码帧，并进行编号，将第一帧存入编码帧存储器中；

步骤二、读取编码帧存储器中第一行数据，转移到编码行缓存中；