[发明专利]一种空间CCD图像存储器NAND闪存纠错编解码器及纠错方法

权利要求书

1.一种空间CCD图像存储器NAND闪存纠错编解码器，其特征在于，包括：

编码帧构造、编码行缓存、2个（170，164）缩短RS编码器、1个（172，166）缩短RS编码器、校验码一次存储、编码列缓存、（255，249）RS编码器、校验码二次存储、读取数据帧、解码列缓存、（255，249）RS解码器、解码行缓存、2个（170，164）缩短RS解码器、1个（172，166）缩短RS解码器以及数据输出装置；

NAND闪存纠错编/解码器为二维RS乘积码编/解码器；NAND闪存写数据操作时，可以249行，494列的图像帧为单位进行编码；经行列RS编码后可得到大小为255×512的数据帧；

该纠错编解码器：

可对编码帧的每行使用2个（170，164）缩短RS编码器和1个（172，166）缩短RS编码器进行编码，得到18个行校验码，将每行的18个校验码存储到编码帧构造单元中；编码帧构造单元中存储的为原始数据和行校验码，大小为249行，512列，其中后18列为校验码；

可将数据部分249×494存入FLASH中的数据区中，将行校验码、列校验码以及校验的校验码存入FLASH中的信息区中；

NAND闪存读数据操作时，可与乘积RS编码相反的顺序进行解码，最终纠正错误，得到正确的数据。

2.根据权利要求1所述的纠错编解码器，其特征在于，

所述的编码帧构造可将每行494个像素的，249行的图像组织成一个二维表的编码帧，NAND闪存纠错是以编码帧为单位进行编码，编码后将数据和校验码存入NAND闪存中。

3.根据权利要求2所述的纠错编解码器，其特征在于，

所述的编码行缓存单元可将编码帧的一行数据转移到编码行缓存单元中，在编码行缓存单元中的一行数据使用3个行缩短RS编码器进行编码。

4.根据权利要求3所述的纠错编解码器，其特征在于，

所述的校验码一次存储模块可将每行数据经行RS编码后的冗余码存入该行数据后面，编码帧由249×494数据和249×18冗余码组成。

5.根据权利要求4所述的纠错编解码器，其特征在于，

所述的编码列缓存单元可将经行RS编码后的更新编码帧一列数据转移到编码列缓存单元中，将编码列缓存单元中的数据输入到（255，249）RS编码器。

6.根据权利要求5所述的纠错编解码器，其特征在于，

所述的（255，249）RS编码器可将编码列缓存单元中的数据进行编码，得到6个冗余码，最终得到255个数据。

7.根据权利要求6所述的纠错编解码器，其特征在于，

所述的校验码二次存储模块可将每列数据经列RS编码后的冗余码存入该列数据和列校验码后面。

8.根据权利要求1-7任意一项中所述的空间CCD图像存储器NAND闪存纠错编解码器的纠错方法，其特征在于，包括以下步骤：

步骤一、将大小为M×N的CCD图像分成若干个大小为249×494且互不重叠的编码帧，并进行编号，将第一帧存入编码帧存储器中；

步骤二、读取编码帧存储器中第一行数据，转移到编码行缓存中；

步骤三、将编码行缓存中的数据第1～164采用1#（170，164）缩短RS编码器进行编码；第165～328采用2#（170，164）缩短RS编码器进行编码；第329～494采用3#（172，166）缩短RS编码器进行编码；

步骤四、将步骤三得到校验码存入编码帧存储器中；执行步骤二，读取编码帧存储器中的下一行数据，直到编码帧中所有行数据编码结束，执行步骤五；

步骤五、读取编码帧存储器中第一列数据，并转移到编码列缓存中；

步骤六、将编码列缓存中的数据采用（255，249）RS编码器进行编码；

步骤七、将步骤六得到校验码存入编码帧存储器中；执行步骤五，读取编码帧存储器中的下一列数据，直到编码帧中所有列数据编码结束，执行步骤八；

步骤八、将编码帧存储器中所有数据写入NAND闪存中；

步骤九、读取NAND闪存中数据，并进行译码操作。