[发明专利]电压调整系统与电压调整方法

说明书

技术领域

本发明有关于系统芯片（system-on-chip）平台的电压调整（voltage scaling）结构。

背景技术

包含相同电路系统（circuitry）的不同集成电路（Integrated Circuit，以下简称为IC）芯片能够以不同的方式执行相同或者不同的功能，例如，由于制备工艺中先天的（innate）变化、电压供给变化、电压以及温度条件变化等（条件通常意指例如PVT的结合方式，其中P、V、以及T分别表示工艺、电压、以及温度）。IC芯片能够基于芯片运行的频率来表征并以此分为几种类别（例如：一般、快、慢等）。IC芯片的表征（characterization）包含决定针对每一类别的频率-电压特性。频率-电压特性提供针对IC芯片的具体类别、在给定频率下运行的电压需求信息。对应给定IC芯片类别的频率-电压特性可用于一种包含芯片的系统，使得系统能够决定在不同频率下芯片的操作电压。

发明内容

有鉴于此，本发明提供新的电压调整系统与电压调整方法。

依本发明一实施方式，揭示一种电压调整系统，包含仿真电路、采样电路、查找表和控制器。仿真电路包含逻辑单元。采样电路包含延迟单元以及采样单元，对仿真电路的输出进行采样。查找表具有基于至少一条件来配置仿真电路与采样电路的信息。控制器根据查找表中的信息来配置仿真电路和采样电路。延迟单元包含多组延迟元件，采样单元每一组延迟元件的输出采样并产生多比特延迟信号来提供逻辑单元对通过仿真电路传播的输入信号所产生的延迟量信息，其中每一比特表示输入信号是否通过相应的延迟元件进行传播。

根据本发明另一实施方式，提供一种电压调整系统，包含数据处理器、采样电路和校正模块。仿真电路包含多个逻辑单元，逻辑单元的不同组合表示仿真电路中不同的延迟路径。采样电路对仿真电路的输出进行采样。采样电路包含延迟单元以及采样单元，其中延迟单元包含多组延迟元件，采样单元对延迟单元中的多组延迟元件的输出进行采样，并且产生多个多比特延迟信号，提供多个逻辑单元对通过仿真电路传播的输入信号所产生的延迟量的信息。校正模块基于多比特延迟信号来处理器仿真电路中的每一逻辑单元的组合，并且辨识出在不同条件下用于仿真数据处理器的至少一关键路径的组合。

根据本发明又一实施方式，提供一种电压调整系统，包含数据处理器、仿真电路、采样电路及校正模块。仿真电路包含多个复用器和多个逻辑单元，复用器的不同配置相关于包含多个逻辑单元的不同组合的不同延迟电路。采样电路对相关一个延迟路径的多个逻辑单元的组合的输出采样。采样电路包含延迟单元以及采样单元，其中延迟单元包含多组延迟元件，采样单元对延迟单元中相关不同延迟路径的多组延迟元件的输出进行采样并且产生多个延迟信号来提供相关的不同延迟路径对通过仿真电路传播的输入信号所产生的延迟量的信息。校正模块，基于来自采样电路的延迟信号来评估每一延迟路径，并且辨识出仿真电路中在不同条件下用于仿真该数据处理器的多个关键路径的多个延迟路径。

根据本发明又一实施方式，提供一种电压调整方法，包含：校正包含多个逻辑单元的仿真电路，逻辑单元的不同组合表示仿真电路中的不同延迟路径。校正步骤包含：评估多个延迟路径，对应每一延迟路径，发送输入信号通过延迟路径，逐渐降低提供给数据处理器和校正模块的电源电压，直到数据处理器失败，并且评估当电源电压比数据处理器失败时的电压高出一个安全裕度时，对应延迟路径的一组延迟元件的输出，当在一个采样时间期间，输入信号传播通过一部分延迟元件，而不会传播通过全部的延迟元件时，将此延迟路径辨识为候选延迟路径。

根据本发明又一实施方式，提供一种电压调整方法，包含：根据查找表中的信息配置可配置延迟电路，来选择一个由多个逻辑单元组成的组合以形成一个延迟路径，可配置延迟电路包含多个逻辑单元，查找表具有用于在不同条件下配置该可配置延迟电路的信息；对相关于延迟路径的一组延迟元件的输出采样，产生多比特延迟信号来提供逻辑单元对通过延迟路径传播的输入信号所产生的延迟量的信息，多比特延迟信号中的每一比特表示该输入信号是否通过相应的延迟元件进行传播。

本发明所提出的电压调整系统与方法，通过仿真路径和获取延迟量信息来反映所仿真的路径对输入信号产生的延迟。

附图说明

图1显示用于电压调整的系统的范例方块图。

图2是包含一序列操作来控制系统的操作电压的范例流程的流程图。

图3是显示包含范例查找表存储器接口的系统的示意图。