[发明专利]晶体管及晶体管的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种晶体管的形成方法及晶体管。

背景技术

现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子（NMOS晶体管中的电子，PMOS晶体管中的空穴）迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。对于PMOS晶体管而言，可以采用嵌入式硅锗技术（Embedded SiGe Technology）以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。所谓嵌入式硅锗技术是指在半导体衬底的需要形成源极及漏极的区域中埋置硅锗材料，利用硅与硅锗（SiGe）之间的晶格失配对沟道区域产生压应力。

现有技术中使用嵌入式硅锗技术形成具有应力衬垫层的晶体管的过程的结构示意图，如图1至图3所示，包括：

请参考图1，提供半导体衬底10，在所述半导体衬底10表面形成栅极结构11。所述栅极结构11包括：所述半导体衬底10表面的栅介质层14、所述栅介质层14表面的栅电极15、以及所述栅电极15周围的半导体衬底10表面的侧墙16。

请参考图2，以所述栅极结构11为掩膜，在所述栅极结构11两侧的半导体衬底10内形成开口12。所述开口12为西格玛（∑，sigma）形，即所述开口12的侧壁与半导体衬底10的表面构成西格玛形，所述开口12侧壁上的顶角向所述栅极结构11下方的半导体衬底10内延伸。

请参考图3，在所述开口12内形成应力衬垫层13，所述应力衬垫层13的材料为硅锗。

但是，随着半导体器件的集成度越来越高，使用现有技术制造的半导体器件的性能出现下降。因此，在现有技术的半导体衬底内形成应力衬垫层13的基础上，参照图4，在应力衬垫层13上形成向半导体衬底外延伸的额外应力衬垫层17，即应力衬垫层13和额外应力衬垫层17构成了整个应力衬垫层，对晶体管的沟道区产生应力。在现实生产中，该对现有技术的改进，提高了沟道区域的载流子的迁移率，但是半导体器件的性能并没有得到明显提升。

现有技术中还有许多关于嵌入式硅锗技术PMOS晶体管的专利以及专利申请，例如2011年6月15日公开的公开号为CN102097491A的中国专利申请文献中公开的嵌入式硅锗技术的PMOS晶体管的形成方法。

但是，利用现有技术形成的PMOS晶体管性能不好。

发明内容

本发明解决的问题是现有技术的使用嵌入式硅锗技术形成具有应力衬垫层的晶体管性能不好。

为解决上述问题，本发明提供一种新的晶体管的形成方法，包括：

提供半导体衬底；

在所述半导体衬底上形成栅极结构，所述栅极结构包括在半导体衬底上形成的栅介质层、位于所述栅介质层上的栅电极，其中，在所述栅极结构周围的半导体衬底上形成有第一侧墙；

在所述栅极结构两侧的半导体衬底内形成∑形凹槽；

在所述∑形凹槽中形成第一应力衬垫层，所述第一应力垫衬层的表面与所述衬底的表面持平；

在形成第一应力衬垫层后，在所述第一侧墙周围形成第二侧墙；

在形成所述第二侧墙后，在第一应力衬垫层上形成第二应力衬垫层，其中，第二应力衬垫层的厚度小于等于所述第二侧墙的高度。

可选的，形成∑形凹槽的方法，包括：

以所述栅极结构和第一侧墙为掩模，使用各向异性干法刻蚀工艺，刻蚀半导体衬底，在半导体衬底内形成矩形凹槽；

使用各向同性干法刻蚀工艺，刻蚀所述矩形凹槽，形成碗状凹槽；

使用湿法刻蚀工艺，刻蚀所述碗状凹槽，形成∑形凹槽。

可选的，所述湿法刻蚀工艺中，使用的刻蚀剂为氢氧化钾、氨水或四甲基氢氧化氨溶液。

可选的，形成所述第一应力衬垫层的方法，包括沉积工艺或选择性外延生长工艺。

可选的，形成所述第二应力衬垫层的方法，包括沉积工艺或外延生长工艺。

可选的，所述晶体管为PMOS晶体管，所述第一应力衬垫层和第二应力衬垫层材料为锗硅材料。

可选的，所述晶体管为NMOS晶体管，所述第一应力衬垫层和第二应力衬垫层材料为碳化硅材料。

可选的，所述第二侧墙为单层侧墙或多层侧墙。

可选的，所述单层侧墙或多层侧墙的每一层材料为氧化硅、氮化硅或氮氧化硅。

可选的，在形成第二应力衬垫层后，进行离子注入，形成源区、漏区。