[发明专利]一种通孔图形的形成方法

说明书

技术领域

本发明属于半导体集成电路制造工艺技术领域，涉及一种光刻技术，尤其涉及一种通孔图形的形成方法。

背景技术

光刻作为半导体及其相关产业发展和进步的关键技术之一，是半导体发展的推动者，支撑着半导体产业的发展，也是半导体制造业发展的瓶颈。

分辨率理解为可以被清晰解析的两个图形的最小间距。在光刻中，成像时透镜收集了不同级别的衍射光线，分辨率定义为清晰分辨出硅片上间隔很近的特征图形对的能力，分辨率R的公式如下：

其中，λ为光源的波长，NA为透镜的数值孔径，而K1为光学系统的工艺因子，包括曝光设备、掩膜板、光刻胶以及分辨率增强技术等等，K1反映了光刻的难易程度。由上式可知，更大的NA值允许透镜收集更多的衍射光线，从而有利于分辨率R值的降低，然而这种效果以焦深DOF(depth of focus)的减小为代价。焦深是指保证图像清晰时，焦点沿着光轴移动的距离，焦深（DOF）的公式如下：

其中，K2是与光刻胶相关的常数，λ为光源的波长，NA为透镜的数值孔径。

为了提高分辨率，光学曝光机的波长不断减小，从436nm、365nm的近紫外（NUV）发展到了248 nm、193nm的深紫外（DUV），特征尺寸也经历了从微米、亚微米到纳米的过程。在探索更小特征尺寸的过程中，人们发现尚有很大的空间可以使已有的成熟光刻技术得以延伸。浸没式光刻，偏振光源，分辨率增强技术(RET)逐渐成熟成为现时可用的方案，这些方案和技术突破使得利用193nm波长光源实现λ/4甚至更小图形的印制成为可能，上述方法在一定程度上解决了半导体产业在光刻领域的技术瓶颈，并推动摩尔定律的发展。

利用单次曝光技术图案化介质层的方法通常为：在衬底上沉积介质材料形成介质层，在介质层上形成硬掩膜层，在硬掩膜层上涂布光阻膜，一次光刻后在光阻膜中形成通孔图形，通过刻蚀工艺，用通孔图形图案化硬掩膜层和介质层，最后去除硬掩膜层。然而，随着半导体器件微型化，介质层图形的图形间距逐渐缩小，对分辨率的要求相应的逐渐提高。由于曝光装置及光阻材料的限制，利用现有的应用分辨率提高技术（RET）来改善分辨率，形成具有小间距的通孔图形在其工艺实现上已有了一定的困难，因此，业界急需在不改变现有光刻基础设施的前提下，有效提高光刻分辨率的解决方案。

申请号为200710129438.X的专利中，提出利用双重曝光技术在半导体器件中形成图案的方法，首先，在半导体基板（其顶层为介质层）上依次沉积多功能硬掩膜层、第一硬掩膜层和第二硬掩膜层，通过两次曝光和刻蚀，形成第一和第二硬掩膜层的叠加图案，利用该叠加图案来图案化多功能硬掩膜层，然后在多功能硬掩膜层图案上执行阻剂流动工序，形成通孔图案，最后利用该通孔图案来图案化半导体基板。此专利中虽然提出两次曝光技术，但是，硬掩膜层层数较多，而且在通孔图案形成后，还要再执行阻剂流动工序来形成圆形通孔，不仅工艺步骤较多，延长了工艺时间，还增加了不必要的生产成本。为了克服上述问题，需要利用双重曝光技术，开发出简捷的工艺来完成高分辨率图案。因为网格状图案在光刻、刻蚀之后，可直接形成具有一定圆角结构的通孔图案，所以将此图案应用到双重曝光技术中，将会简化工艺步骤，带来更大的生产效益。

发明内容

针对上述问题，本发明的主要目的为提供一种通孔图形的形成方法，不仅能够利用现有曝光技术提高曝光分辨率，还能够简化生产步骤，提高生产效率，节约成本，增大经济效益。

为达到以上目的，本发明提供一种通孔图形的形成方法，包括如下步骤：

步骤S01: 在半导体衬底上沉积介质材料形成介质层，并在介质层上依次形成第一硬掩膜层和第二硬掩膜层；其中，第一硬掩膜层的材料不同于第二硬掩膜层的材料；

步骤S02：在第二硬掩膜层上涂布第一光阻膜层，光刻第一光阻膜层以形成具有第一通孔子图形的第一光阻膜层；

步骤S03：通过刻蚀工艺，用第一通孔子图形图案化第二硬掩膜层；

步骤S04：去除所述的第一光阻膜层；

步骤S05：在经上述步骤形成的结构表面涂布第二光阻膜层，光刻第二光阻膜以形成具有第二通孔子图形的第二光阻膜层；

需要说明的是，这里的第一和第二通孔子图形均为网格状图形。

步骤S06: 通过刻蚀工艺，用第一通孔子图形和第二通孔子图形的叠加图形图案化所述的第一硬掩膜层和介质层,在所述介质层中形成通孔图案；

步骤S07:去除第二光阻膜层和第二硬掩膜层。

优选地，第一和第二通孔子图形均为正方形网格状图形。