[发明专利]伪静态随机存取记忆体的运作方法及相关记忆装置

说明书

技术领域

本发明涉及一种伪静态随机存取记忆体（存储器）的运作方法及相关记忆装置，尤其涉及一种可自动调整伪静态随机存取记忆体的延迟时间的方法及相关记忆装置。

背景技术

随机存取记忆体（random access memory,RAM）是一种数据储存装置，主要可分为静态随机存取记忆体（static random access memory,SRAM）和动态随机存取记忆体（dynamic random access memory,DRAM）两种类型。在动态随机存取记忆体中，每一记忆单元是由一对晶体管-电容所组成，电容可呈现带电状态或未带电状态，而晶体管的作用等同开关，使得周边控制电路能读取或变更电容状态。电容内储存的电量仅能维持几毫秒，因此需要周期性地执行刷新动作以维持正确数据。在静态随机存取记忆体中，每一记忆单元是由正反器所组成，在通电状态下不需要执行刷新动作就能维持数据，因此存取速度较快，但体积和耗电量也较大。

伪静态随机存取记忆体（pseudo-static random access memory,PSRAM）采用动态随机存取记忆体的记忆单元结构和静态随机存取记忆体的时脉控制，因此结合了上述两种随机存取记忆体的优点。伪静态随机存取记忆体具备可变延迟时间（variable latency），也即能调整存取一特定行地址的数据所需要的准备时间。延迟时间的单位为中央时脉信号的周期，其值越大代表数据存取速度越慢。若将延迟时间设定为一个时脉周期，在收到一外部指令时，若此时伪静态随机存取记忆体正在执行一特定运作，或已经完成特定运作但尚未符合相对应的时序参数，则可能无法正确地读取数据；若将延迟时间设定为两个时脉周期，在收到一外部指令时可让伪静态随机存取记忆体有足够时间完成特定运作且符合相对应的时序参数，但是会降低整体数据存取速度。

发明内容

本发明的目的在于克服现有技术的缺陷而提供一种伪静态随机存取记忆体（存储器）的运作方法及相关记忆装置，在接收到对应于非同步读取运作的外部指令信号时，可依据伪静态随机存取记忆体的目前状态来自动调整其延迟时间，进而同时最佳化数据读取效率和正确性。

为达上述目的，本发明提供的运作一伪静态随机存取记忆体的方法，其包含在收到一外部指令信号时，若该伪静态随机存取记忆体并未在执行一特定运作，或已经完成该特定运作且符合一相对应的时序参数，依据一第一延迟时间来执行该外部指令信号；以及在收到该外部指令信号时，若该伪静态随机存取记忆体正在执行该特定运作，或已经完成该特定运作但尚未符合该时序参数，依据一第二延迟时间来执行该外部指令信号，其中该第二延迟时间大于该第一延迟时间。

为达上述目的，本发明还提供一种可自动调整延迟时间的记忆装置，其包含一伪静态随机存取记忆体，用来依据一外部指令信号来运作；一执行状态检测器，用来在收到该外部指令信号时，判断该伪静态随机存取记忆体的一目前状态；以及一延迟控制器，其依据该目前状态来设定该伪静态随机存取记忆体的一延迟时间。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为本发明中一种可自动调整延迟时间的记忆装置的功能方框图；

图2至图4为本发明记忆装置运作时的时序图。

其中，附图标记

10  伪静态随机存取记忆体

20  执行状态检测器

30  自我刷新控制器

40  延迟控制器

100  记忆装置

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

图1为本发明中一种可自动调整延迟时间的记忆装置100的功能方框图。记忆装置100包含一伪静态随机存取记忆体10、一执行状态检测器20、一自我刷新控制器30，以及一延迟控制器40。伪静态随机存取记忆体10可依据一外部指令信号S_EXT或一内部刷新信号S_REF来运作。执行状态检测器20可检测伪静态随机存取记忆体10的状态，再依此控制自我刷新控制器30和延迟控制器40的运作。自我刷新控制器30可提供内部刷新信号S_REF，让伪静态随机存取记忆体10能周期性地执行刷新运作。延迟控制器40可设定伪静态随机存取记忆体10的延迟时间。