[发明专利]浮栅闪存器件及其制备方法

说明书

技术领域

本发明涉及半导体器件领域，具体来说，涉及非易失存储器技术领域，更具体而言，涉及一种浮栅闪存器件及其制备方法。

背景技术

非易失性存储器是在断电情况下依然能够保持所存储的数据的存储器，而快闪存储器（简称闪存）因为有着和传统CMOS工艺兼容性好，以及可以多次擦写数据等优点，一直是非易失存储器市场的主流技术，被广泛应用于各种产品中。手机，笔记本电脑，数码相机和固态硬盘等存储及通讯设备中的存储部件一般都是闪存。

现在市场上应用最广的闪存是基于掺杂（如硼，磷）的多晶硅栅做浮置栅极与控制栅极的浮栅闪存，其结构如图1所示，衬底11上设置有源漏电极区12，在衬底11上形成有隧穿氧化层13，隧穿氧化层13上形成有浮栅14，浮栅14上形成有阻挡绝缘层15，阻挡绝缘层15上形成有控制栅16。当闪存编程时，适当的电压加在源漏电极区12，控制栅16和衬底11上，电子将会由沟道（图1中未标明）及源漏电极区12穿过浮栅14下方的隧穿氧化层13进入并均匀分布于浮栅14之中。但是随着闪存单元尺寸急剧的减小，浮栅闪存在等比例缩小的过程中遇到巨大的挑战，其中重要的一点就是在浮栅14的厚度减薄之后，电子注入浮栅14后能量不能在浮栅14中完全耗散，而穿过浮栅14甚至阻挡绝缘层15，造成编程效率的下降，同时也降低了器件的可靠性。

发明内容

本发明实施例提供了一种浮栅闪存器件及其制备方法，能够改善闪存器件的编程效率，提高器件的可靠性。

一方面，本发明实施例提供了一种浮栅闪存器件，包括衬底和在所述衬底上层叠设置的隧穿氧化层、浮栅、阻挡绝缘层、控制栅，所述衬底上设置有源漏电极区，所述隧穿氧化层位于所述衬底之上；所述浮栅位于所述隧穿氧化层之上；所述阻挡绝缘层位于所述浮栅之上；所述控制栅位于所述阻挡绝缘层之上，其中，所述浮栅内设置有至少一层阻挡层。

另一方面，本发明实施例还提供了一种浮栅闪存器件的制备方法，包括：在衬底之上开出浮栅区域窗口；在所述浮栅区域窗口上方形成隧穿氧化层；在所述隧穿氧化层之上形成浮栅，其中，所述浮栅内形成有至少一层阻挡层；在所述浮栅之上形成阻挡绝缘层；在所述阻挡绝缘层之上形成控制栅。

与现有技术相比，本发明实施例所提供的浮栅闪存器件，通过在浮栅内部形成阻挡层，在闪存编程时，可以对注入浮栅的电子形成阻挡，有效减少了由于浮栅减薄导致电子穿通整个浮栅的情况的发生，从而改善了闪存器件的编程效率，提高了闪存器件的存储可靠性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为现有技术浮栅闪存器件的结构示意图；

图2为本发明一个实施例的浮栅闪存器件结构示意图；

图3为本发明实施例一种浮栅闪存器件的制备方法流程图；

图4为图3所示实施例中在浮栅内形成一层阻挡层的方法流程图；

图5~14为图3所示实施例中制备浮栅闪存器件的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示装置结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

参见图2，为本发明一个实施例的浮栅闪存器件结构示意图。

该浮栅闪存器件可以包括衬底21和在衬底21上层叠设置的隧穿氧化层23、浮栅29、阻挡绝缘层27、控制栅28。

其中，衬底21可以是多晶硅衬底也可以是其它半导体衬底，衬底21上设置有源漏电极区22，层叠设置的隧穿氧化层23、浮栅29、阻挡绝缘层27、控制栅28具体可以是隧穿氧化层23位于所述衬底21之上；浮栅29位于隧穿氧化层23之上；阻挡绝缘层27位于浮栅29之上；控制栅28位于阻挡绝缘层27之上。