[发明专利]SRAM的I/O电路

权利要求书

1.一种SRAM的I/O电路，包括输入电路和输出电路，其特征在于：

所述输入电路包括：

正相输入电路，用于接收一输入信号，并提供流经所述正相输入电路的输入信号；其包括输入端、输出端和复位端；其输入端用于接收所述输入信号；其输出端用于输出流经所述正相输入电路的输入信号；其复位端用于在每接收一个输入信号之前接收一第一复位信号，以进行复位；

反相冗余复制输入电路，用于与所述正相输入电路同时接收所述输入信号并对所述输入信号进行反相处理；其包括输入端、输出端和复位端；其输入端用于接收所述输入信号；其输出端用于输出流经所述反相冗余复制输入电路的所述反相输入信号；其复位端用于在每接收一个输入信号之前，与所述正相输入电路同时接收所述第一复位信号，以进行复位；

所述输出电路包括：

正相输出电路，用于接收灵敏放大器发出的一对互补的输出信号，并输出流经所述正相输出电路的输出信号；其包括第一输入端、第二输入端、输出端和复位端；其第一输入端和第二输入端用于接收所述一对互补的输出信号；其输出端用于输出流经所述正相输出电路的输出信号；其复位端用于在每接收一对互补的输出信号之前接收一第二复位信号，以进行复位；

反相冗余复制输出电路，用于与所述正相输出电路同时接收所述一对互补的输出信号并进行反相处理；其包括第一输入端、第二输入端、输出端和复位端；其第一输入端和第二输入端用于接收所述一对互补的输出信号；其输出端用于输出流经所述反相冗余复制输出电路的所述反相输出信号；其复位端用于在每接收一对互补的输出信号之前，与所述正相输出电路同时接收所述第二复位信号，以进行复位。

2.根据权利要求1所述的SRAM的I/O电路，其特征在于，所述正相输入电路包括：

第一非门电路，其输入端作为所述正相输入电路的输入端以接收所述输入信号；

传输门电路，其输入端连接所述第一非门电路的输出端；

或非门电路，其第一输入端连接所述传输门电路的输出端，其第二输入端作为所述正相输入电路的复位端，以在所述正相输入电路每接收一个输入信号之前接收所述第一复位信号，其输出端作为所述正相输入电路的输出端以提供流经所述正相输入电路的输入信号；

第二非门电路，其输入端连接所述或非门电路的输出端，其输出端连接所述或非门电路的第一输入端。

3.根据权利要求2所述的SRAM的I/O电路，其特征在于，所述反相冗余复制输入电路包括：

第三非门电路，用于与所述正相输入电路同时接收所述输入信号并对所述输入信号进行反相处理，其输入端作为所述反相冗余复制输入电路的输入端以接收所述输入信号；

第一复制非门电路，其输入端连接所述第三非门电路的输出端；

复制传输门电路，其输入端连接所述第一复制非门电路的输出端；

复制或非门电路，其第一输入端连接所述复制传输门电路的输出端，其第二输入端作为所述反相冗余复制输入电路的复位端，以在所述反相冗余复制输入电路每接收一个输入信号之前与所述正相输入电路同时接收所述第一复位信号，其输出端作为所述反相冗余复制输入电路的输出端；

第二复制非门电路，其输入端连接所述复制或非门电路的输出端，其输出端连接所述复制或非门电路的第一输入端。

4.根据权利要求2所述的SRAM的I/O电路，其特征在于，所述传输门电路包括：

一NMOS晶体管，其漏极连接所述第一非门电路的输出端，其源极连接所述或非门电路的第一输入端，其栅极接收一第一时钟控制信号；

一PMOS晶体管，其漏极连接所述第一非门电路的输出端，其源极连接所述或非门电路的第一输入端，其栅极接收一第二时钟控制信号。

5.根据权利要求3所述的SRAM的I/O电路，其特征在于，所述复制传输门电路包括：

一复制NMOS晶体管，其漏极连接所述第一复制非门电路的输出端，其源极连接所述复制或非门电路的第一输入端，其栅极接收所述第一时钟控制信号；

一复制PMOS晶体管，其漏极连接所述第一复制非门电路的输出端，其源极连接所述复制或非门电路的第一输入端，其栅极接收所述第二时钟控制信号。

6.根据权利要求4或5所述的SRAM的I/O电路，其特征在于：所述第一时钟控制信号和第二时钟控制信号为一对互补的时钟控制信号。