[发明专利]控制灵敏放大器开启的追踪电路和采用追踪电路的SRAM

说明书

技术领域

本发明涉及SRAM（Static RAM，静态随机读写存储器）电路，特别涉及一种SRAM中用于控制灵敏放大器开启的追踪电路以及采用该追踪路的SRAM。

背景技术

随着数字集成电路的功能越来越复杂，规模越来越大，静态存储器已成为数字系统中非常重要的组成部分，并且高存储速度和低功耗的存储器已经成为了静态存储器发展的主流。SRAM（Static RAM，静态随机读写存储器）具有无需刷新、使用方便以及速度较快等优点，因而近些年来，SRAM已经被广泛地应用于手机、电脑等便携设备中，并且高速低功耗成为SRAM发展的必然趋势。

图1示出了SRAM的部分结构。其中，SRAM的存储功能由大量存储单元组成的存储阵列2构成，对数据的读写是通过连接存储阵列2中的字线WL以及位线BL和位线BLB实现的，其中存储阵列2中每一行的存储单元通过字线WL连接，每一列的存储单元通过位线BL和位线BLB连接。当对某一存储单元进行数据读取时，通过字线WL选中该存储单元所在行，通过连接该存储单元的位线BL和位线BLB将该存储单元记录的数据以电压（流）的形式传送给灵敏放大器（SA，Sense Amplifier）3，经过灵敏放大器3放大后送到输出电路进行输出。灵敏放大器3的开启主要是通过SRAM中的一时钟控制单元（图1未示出）发出的脉冲信号进行控制的。

在对SRAM进行读操作过程中，时间主要消耗在位线放电的过程。一般来说，使用灵敏放大器3来放大位线BL和位线BLB的很小的电压差以便有效缩短读周期的时间。因此，开启灵敏放大器3的时间对于实现SRAM高速低功耗变得十分重要。过早开启灵敏放大器3，可能导致位线BL和位线BLB的电压差不够大，灵敏放大器3不能准确读出数据；过晚开启灵敏放大器3，则使得读周期增长，功耗增加。此外，灵敏放大器3的开启时间过长也会增加功耗。

如图1中，现有技术中，灵敏放大器3的开启是时钟控制单元（图1未示出）的脉冲信号经过一追踪电路（tracking path）1后，产生SAE（Sense Amplifier Enable，灵敏放大器使能）信号，并利用该SAE信号开启灵敏放大器3。为了准确的复制位线放电时间以精确控制灵敏放大器3的开启时间，追踪电路1中采用与存储阵列2中的存储单元同样工艺条件和结构的多个模拟存储单元，并通过复制字线和复制位线相互连接，通过复制位线控制灵敏放大器3的开启时间。原本，因为追踪电路1中采用了与存储单元相同的模拟存储单元，所以PVT（工艺-电压-温度）对追踪电路1和存储单元的位线具有相同的影响，进而追踪电路1能够准确复制存储阵列2中位线的放电时间，从而可以精确控制灵敏放大器3的开启时间的，所以，以往的研究都是集中在追踪电路1的稳定性上。

随着功耗的降低，SRAM工作周期变得越来越长，使得SRAM的存取速度变慢，性能明显下降。这种存取速度变慢的现象主要由两种原因造成：一是随着工作电压的降低，SRAM中存储单元的读电流也在降低，这决定了读取时间增大的趋势；二是随着工艺水平的提高，漏电流不断增大，而追踪电路1不能准确对漏电流进行追踪，使得灵敏放大器3的开启时间提前。此外，工艺偏差和阈值电压偏差也增加了工作周期。其中漏电流对SRAM性能的影响具体为：

随着工艺水平的提高，阈值电压越来越低，从而使得亚阈区漏电流增大。理想状态下，在SRAM读取过程中，在存储阵列2的同一列存储单元中，只有一个存储单元的门管打开，其余存储单元处于关闭状态，不应该存在存储单元的漏电流影响，但实际当中却不是这样。实际读过程中，读电流是被读的存储单元的门管的放电电流减去同一列上其它存储单元的漏电流。随着工艺水平的提高，这个漏电流愈加不能被忽视。因此，受到不断增大的漏电流影响，经过追踪电路1所产生的SAE信号的时间便不能准确的复制位线放电时间，造成灵敏放大器3的开启时间无法精确控制，使得SRAM误读的概率增大。为降低这种情况的出现，通常会预留很长的灵敏放大器3的开启时间以使得SRAM可以提高良率，这样必会影响SRAM的存取速度。

发明内容

有鉴于此，本发明提供一种用于使能灵敏放大器的追踪电路，以补偿SRAM中存储单元的漏电流而增加的位线放电时间，从而使得追踪电路的延时更接近于存储单元的真实放电时间，进而有效控制灵敏放大器的开启，加快SRAM的读取速度。

本发明的技术方案是这样实现的：

一种用于控制灵敏放大器开启的追踪电路，包括用于模拟SRAM中的存储单元位线放电的位线放电复制模块，通过复制位线连接于所述灵敏放大器的控制端，所述追踪电路还包括：