[发明专利]金属互连结构的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种金属互连结构的形成方法。

背景技术

半导体集成电路的制作是一个极其复杂的过程，目的在于将特定电路的各种电子元件和线路，缩小制作在一半导体基底上。在半导体器件的特征尺寸(CD)进入深亚微米阶段后，为了得到更快的运算速度、更大的数据存储量以及更多的功能，半导体集成电路不断的向更高的元件密度方向发展；但是，随着器件集成度的不断提高，金属互连线的层数随之不断增加，金属互连线的密度也随之不断增大，这给半导体制作过程中金属互连布线工艺带来新的挑战。

图1～图2为现有多层金属互连线形成方法的剖面结构示意图。

参考图1，提供半导体衬底100，在所述半导体衬底100上形成金属互连线101、金属互连线102和金属互连线103，所述金属互连线之间具有沟槽。

所述半导体衬底100上还形成有半导体器件(图中未示出)和介质层(图中未示出)。

参考图2，形成覆盖所述金属互连线和半导体衬底表面的介质层104，刻蚀所述介质层104，形成通孔，所述通孔露出金属互连线的顶端表面；在所述通孔内填充满金属，形成插塞；在所述插塞上形成金属互连线105和金属互连线106。

形成所述介质层采用化学气相沉积工艺，由于金属互连线102和金属互连线103之间的间距较小，沉积介质层104时，在金属互连线102和金属互连线103之间会形成闭合空洞107，闭合空洞107有易于减小金属线之间的电容。

更多关于金属互连线的形成方法请参考公开号为“US20060160351A1”的美国专利。

在实际的半导体制作过程中，由于特征尺寸的不断减小以及半导体衬底单位面积上的器件数量增大，单位面积上金属互连线的密度也随之增大，使得相邻金属互连线之间的距离变得极小，在形成图3所示的金属互连线105和金属互连线106极易造成金属互连线之间的短接，影响器件的稳定性。

发明内容

本发明解决的问题是提供了一种金属互连结构的形成方法，减小了金属互连线的密度，改善金属互连线的布局，提高器件的稳定性。

为解决上述问题，本发明提供了一种金属互连结构的形成方法，包括步骤：

提供半导体衬底，所述半导体衬底上形成有金属互连线，所述金属互连线分为目标金属互连线和非目标金属互连线，相邻目标金属互连线之间沟槽的高宽比小于相邻目标金属互连线与非目标金属互连线之间沟槽的高宽比；

形成覆盖所述金属互连线和半导体衬底的介质层，所述目标金属互连线之间的介质层中形成有闭合空洞，所述闭合空洞的顶端高于目标金属互连线的顶端；

刻蚀介质层至露出目标金属互连线的表面，形成通孔，刻蚀过程中将闭合空洞侧壁刻穿使相邻通孔之间贯通；

在所述通孔和闭合空洞内填充满金属，形成目标金属互连线间的互连结构。

可选的，刻蚀所述通孔的方法为等离子体刻蚀工艺。

可选的，所述相邻目标金属互连线之间沟槽高宽比大于0.5。

可选的，所述空洞的顶端与目标金属线顶端表面的垂直距离为100～50000埃。

可选的，所述介质层的形成方法为等离子体增强化学气相沉积工艺。

可选的，所述通孔和空洞内填充满金属的方法为溅射工艺。

可选的，所述通孔和空洞内填充满的金属材料为钨。

可选的，所述金属互连线的材料为铝，铜或钨。

与现有技术相比，本发明技术方案具有以下优点：

在目标金属互连线之间的介质层中形成闭合空洞，在闭合空洞和目标金属互连线上的通孔填充满金属，形成目标金属互连线之间的互连结构，实现目标金属互连线之间的连接，相对于现有技术在介质层上形成金属互连线实现目标金属互连线之间的连接，增大了介质层上金属互连线的布线空间，减小了介质层上金属互连线的密度，改善介质层上金属互连线的布局，提高了器件的稳定性。

附图说明

图1～图2是现有技术多层金属互连线形成方法的剖面结构示意图；

图3是现有技术多层金属互连线形成方法形成的半导体结构的俯视结构示意图；

图4是本发明金属互连结构的形成方法流程示意图；

图5～图8为本发明金属互连结构的形成方法的剖面结构示意图；

图9是本发明第一实施例采用金属互连结构的形成方法形成的半导体结构的俯视结构示意图；

图10是本发明第二实施例采用金属互连结构的形成方法形成的半导体结构的俯视结构示意图；