[发明专利]基于相变存储单元的可编程双电平转换器及其实现方法

说明书

技术领域

本发明涉及一种调节电变量的电平转换器，尤其是涉及一种基于相变存储单元的可编程双电压电平转换器及其实现方法。

背景技术

在新一代电子电路设计中, 随着低电压逻辑的引入,系统内部常常出现输入/ 输出逻辑不协调的问题, 从而提高了系统设计的复杂性。例如, 当1. 1V的数字电路与工作在3. 3V 的模拟电路进行通信时,需要首先解决两种电平的转换问题,这时就需要电平转换器。 

随着不同工作电压的各种集成电路的不断涌现,芯片集成度的提高，工艺不断进步。逻辑电平转换的必要性更加突出, 电平转换方式也将随逻辑电压、数据总线的形式以及数据传输速率的不同而改变。现在虽然许多逻辑芯片都能实现较高的逻辑电平至较低逻辑电平的转换(如将5V 电平转换至3V 电平) ,但极少有逻辑电路芯片能够将较低的逻辑电平转换成较高的逻辑电平(如将3V逻辑转换至5V逻辑) 。另外,电平转换器虽然也可以用晶体管甚至电阻和二极管的组合来实现, 但因受寄生电容的影响,这些方法大大限制了数据的传输速率。尽管宽字节的电平转换器已经商用化,但是这些器件具有较大的封装尺寸、较多的引脚数和I/ O 方向控制引脚,因而不适合小型串行或外设接口和更高速率的总线。如果存在多个电平之间的转换，用这些器件组成的系统复杂度也会比较高。并且不具备可编程和集成度高的特点。

很多电子系统继续向更低的电压信号水平转移。这个发展潮流背后的动力是对减少功耗的需求以及微处理器功能的增加和速度的提高。更快的整流速度和降低信号噪声等方面的进步既方便了设计者，也向他们提出了新的挑战。 微处理器在向较低的电压水平进军的过程中一马当先。处理器I/O电压正从1.8V转移到1.5V，而内核电压能够低于1V。下一代微处理器甚至将采用更低的电压。外围设备组件的电压虽然也在降低，但水平通常落后于处理器一代左右。电压降低方面的发展不均带来了系统设计者必须解决的关键性难题——如何在信号电平之间进行可靠的转换。正确的信号电平可以保证系统的可靠工作，它们能够防止敏感的集成电路因过高或者过低的电压条件而受损。目前电平转换分为单向转换和双向转换，还有单电源和双电源转换，双电源转换采用双轨方案具有满足各方面性能的要求。

本发明克服了现有技术中不具备可编程功能、电压不连续可调和集成度不高的缺陷，提出了一种基于相变存储单元的可编程双电压电平转换器及其实现方法。本发明集成度高，且具备了可编程、电压连续可调的功能。本发明中应用的相变存储单元具有非挥发的存储功能，即使掉电，仍然可以记录以前设定的高低电平的调节值，因此电路具有电平连续可调，与CMOS工艺兼容，非挥发和可编程的特点。

发明内容

本发明提出了一种基于相变存储单元的可编程双电平转换器，其特征在于，包括电平转换电路；四个转换电压控制电路，所述电平转换电路与所述转换电压控制电路的输出连接；所述转换电压控制电路控制输出至所述电平转换电路的高低电平；通过输入到所述电平转换电路中的输入信号与所述转换电压控制电路的输出电压实现高低电压信号的转换及输出电平的控制。

其中，所述电平转换电路包括两个NMOS晶体管、两个PMOS晶体管、反相器、低压信号输入端与两个输出端。所述NMOS晶体管的源极与所述转换电压控制电路连接，所述NMOS晶体管的栅极与所述低压信号输入端连接，所述NMOS晶体管的栅极通过所述反相器与所述低压信号输入端连接，所述NMOS晶体管的漏极与所述输出端连接，所述NMOS晶体管的漏极与所述输出端连接。所述PMOS晶体管的源极与所述转换电压控制电路连接，所述PMOS晶体管的栅极与所述输出端连接，漏极与所述输出端连接；所述PMOS晶体管的栅极与所述输出端连接，漏极与所述输出端连接。

其中，所述转换电压控制电路包括相变存储单元、NMOS晶体管与信号输入端；所述相变存储单元的一端与电源连接，另一端与所述NMOS晶体管的漏极连接；所述NMOS晶体管的源极接地，漏极与所述电平转换电路连接，栅极与所述信号输入端连接。

其中，所述电源为高压电源。

其中，所述相变存储单元的材料包括锗锑碲、硅锑碲、铝锑碲。

其中，所述NMOS晶体管可以用PMOS晶体管代替。

本发明还提出一种基于相变存储单元的可编程双电平转换器的实现方法，其特征在于，包括以下步骤：

步骤一，通过控制所述转换电压控制电路中的所述NMOS晶体管的栅极，调节所述相变存储单元的电流，控制所述相变存储单元的电阻值的大小；