[发明专利]半导体装置、DC-DC 转换器和保护元件

说明书

本申请基于2011年8月13日提交的在先日本专利申请No.2011-089083并要求其优先权，该在先申请的全部内容通过引用并入此处。

技术领域

本发明后述实施方式大体涉及半导体装置、DC-DC转换器和保护元件。

背景技术

一直以来，开发了保护集成电路免受ESD(Electrostatic Discharge，静电放电)影响的保护元件。此类保护元件的大多数在电源布线和接地布线之间与集成电路并联连接，击穿电压设定成比集成电路中的元件的击穿电压低。这样，在通过ESD等对电源布线施加高电压时，保护元件比集成电路中的元件先击穿而流过电流，保护集成电路。

发明内容

本发明的目的是提供耐用性高的半导体装置和DC-DC转换器。此外，本发明的另一目的是提供可缩小尺寸的保护元件。

实施方式的半导体装置，其特征在于，具备：第一布线，与高电位侧电源电位连接；第二布线，与上述高电位侧电源电位连接，且与上述第一布线不同；开关晶体管，一端与上述第一布线连接，另一端与输出端子连接；以及保护元件，在上述高电位侧电源电位和低电位侧电源电位之间与上述开关晶体管并联连接，上述保护元件具有：第一p型半导体区域，与上述第一布线连接；n型半导体区域，与上述第二布线连接，且与上述第一p型半导体区域相接；以及第二p型半导体区域，与上述n型半导体区域相接，并从上述第一p型半导体区域离开，且与用于连接上述低电位侧电源电位的布线连接。

此外，另一实施方式的DC-DC转换器，其特征在于，具备：第一布线，与高电位侧电源电位连接；第二布线，与上述高电位侧电源电位连接，且与上述第一布线不同；开关电路，在经由上述第一布线的高电位侧电源电位和低电位侧电源电位之间连接，在输出端有选择地连接上述高电位侧电源电位或上述低电位侧电源电位；电感器，一端与上述开关电路的输出端连接；电容器，在上述电感器的另一端和上述低电位侧电源电位之间连接；以及保护元件，在上述高电位侧电源电位和上述低电位侧电源电位之间与上述开关电路并联连接，上述保护元件具有：第一p型半导体区域，与上述第一布线连接；n型半导体区域，与上述第二布线连接，且与上述第一p型半导体区域相接；以及第二p型半导体区域，与上述n型半导体区域相接，从上述第一p型半导体区域离开，且与上述低电位侧电源电位连接。

再有，另一实施方式的保护元件，在高电位侧电源电位和低电位侧电源电位之间与被保护电路并联连接，其特征在于，具备：第一p型区域，在半导体基板上形成；n型区域，在上述半导体基板上形成，且与上述第一p型区域相接；第二p型区域，在上述半导体基板上形成，与上述n型区域相接，并从上述第一p型区域离开，且被施加上述低电位侧电源电位；第一布线，与上述第一p型区域连接，被施加上述高电位侧电源电位，且流过向上述被保护电路供给的电流；以及第二布线，与上述n型区域接触，被施加上述高电位侧电源电位，且不流过向上述被保护电路供给的电流。

根据上述构成的半导体装置和DC-DC转换器，可提高耐用性。此外，根据上述构成的保护元件，可缩小尺寸。

附图说明

图1是例示第一实施方式涉及的半导体装置的示意电路图。

图2是例示第一实施方式涉及的半导体装置的一部分的立体图。

图3是例示第一实施方式涉及的保护元件的示意剖视图。

图4(a)～(c)是例示第一实施方式涉及的保护元件的动作的图。

图5是例示第二实施方式涉及的半导体装置的示意电路图。

图6是以时间为横轴、以在被保护电路的电源布线间的电压和流过pMOS及nMOS的电流为竖轴而例示模拟结果的曲线图。

图7是以时间为横轴、以流过被保护电路的各电极的电流为竖轴而例示保护元件的工作的模拟结果的曲线图。

图8是例示第二实施方式的第一比较例的半导体装置的示意电路图。

图9是以时间为横轴、以在被保护电路的电源布线间的电压和流过pMOS及nMOS的电流为竖轴而例示模拟结果的曲线图。

图10是例示第二实施方式的第二比较例的半导体装置的示意电路图。

图11是例示第三实施方式涉及的保护元件的示意剖视图。

图12是例示第四实施方式涉及的保护元件的示意剖视图。

图13是例示第五实施方式涉及的保护元件的示意剖视图。

图14是例示第六实施方式涉及的保护元件的示意剖视图。

图15是例示第七实施方式涉及的保护元件的示意剖视图。