[发明专利]一种动态局部可重构的嵌入式数据控制器芯片的实现方法

说明书

技术领域

本发明涉及一种嵌入式系统，特别是涉及一种动态局部可重构的嵌入式数据控制器芯片的实现方法，适用于电力、交通、能源等行业的自动化控制，属集成电路技术、计算机技术领域。

背景技术

传统的数据控制器一般采用通用微处理器或数字信号处理器芯片实现，其硬件电路是固定的，实现的功能单元不可现场改变。而采用可编程逻辑器件FPGA实现数据控制器，将形成一种现场可编程、可重构的“通用”新型数据控制器。

可重构系统芯片指在芯片中设置一个或多个可重构单元，使最终用户可以对芯片的部分电路结构进行现场硬编程或软编程，从而达到缩短产品面市时间、易于更新换代、延长芯片生命周期的目的。可重构技术是片上系统芯片(SoC)设计业的前沿技术领域。按照芯片配置方式可分为全部重构和局部重构两种。全部重构是指只能被全部重构，计算的中间结果必须取出放在额外的存储区，直到新的配置功能全部下载完毕，才能开始新的操作。局部重构是指允许可重构系统的一部分电路重构，操作过程中可以中断或不中断不需要重构的其余电路部分的工作。按照芯片重构方式可分为静态系统重构和动态系统重构。静态系统重构：是指目标系统的逻辑功能静态重载，即只能在运行前配置的系统。FPGA芯片功能在外部逻辑的控制下，通过存贮于存贮器中不同的目标系统数据的重新下载，而实现芯片逻辑功能的改变。对一个常规SRAM编程的FPGA，只能用于实现静态系统重构，在重新配置数据的过程中，旧的逻辑功能失去，新的逻辑功能尚未建立，电路逻辑在时间轴上断裂〔可称作系统重构时隙〕，系统功能无法动态连续。动态系统重构是指芯片能在运行过程中实现逻辑功能配置，进行局部或全部的芯片逻辑的动态重构(或称修改)。

发明内容

1、发明目的

本发明的目的之一是在于发明一种基于FPGA的动态局部可重构嵌入式数据控制器芯片的实现方法，芯片能在运行过程中实现逻辑功能配置，进行局部的芯片逻辑的动态重构(或称修改)。

2、技术方案

第一步，设计输入与综合

编写顶层设计代码，划定可重构模块的设计边界，子模块以黑盒子的形式在顶层被调用，顶层设计没有其他逻辑。实例化bus macros用于可重构模块和其他模块之间固定的数据交互通道，如图2所示。

在明确了子模块间的接口以及子模块与顶层模块的接口后，子模块设计输入与综合可以同步展开。动态可重配子模块需要具备以下特点：

■可重配模块的高度与芯片高度相同

■可重配模块的宽度必须以4个slice为倍数增长

■时钟逻辑独立于可重构模块

■可重构模块的边界固定

■可重构模块通过BUS macro与其他模块进行通信

■设计要考虑到当重配发生时不影响静态模块的操作

■可重配模块中的存储模块在重配发生时要保存数据

第二步，初始预算

初始预算估计的输入就是顶层模块的综合网表，主要完成：

■对设计进行全局区域布局

■约束每个子模块的规模和区域

■定位每个模块的输入输出

■对设计进行全局时序约束

■将bus macros放置在模块间的边界位置上

本步骤的流程为将综合生成的顶层设计逻辑网表进行实现(NGDbuild)，生成硬件原语网表(NGD)；然后将原语网表导入约束编辑器和布局规划器，进行面积约束、全局时序约束等，生成相应的约束文件(UCF)；最后再将约束文件提供给实现工具，生成约束条件下的硬件原语网表，完成初始预算。

第三步，子模块的激活实现

每个子模块的激活实现单独进行，使用单独的实现目录。具体方法：在激活模式下运行实现工具(NGDbuild)读取顶层设计、顶层用户的约束文件和当前子模块的逻辑网表作为输入，生成硬件原语网表(NGD)文件作为输出，该文件中只有当前子模块的逻辑网表被激活，其他子模块仍然是类似于黑盒子的结构框架。在激活模式下用约束编辑器为当前子模块附加时间约束，然后根据新的约束文件对所生成的NGD文件进行映射、布局布线等实现步骤。子模块完成了布局布线而且满足时序要求后，就称此模块为物理实现模块(PIM)，调用pimcreate命令将结果进行提交供合并时使用。

第四步，模块的最后合并

将所有子模块的激活实现结果和顶层实现结果有机的组织起来，完成整个设计的实现。