[发明专利]一种动态局部可重构的嵌入式数据控制器芯片的实现方法

权利要求书

1.一种动态局部可重构的嵌入式数据控制器芯片的实现方法，其特征在于，包括以下步骤：

1)编写顶层设计代码，划定可重构模块的设计边界，子模块以黑盒子的形式在顶层被调用；实例化bus macros用于可重构模块和其他模块之间固定的数据交互通道；在明确了子模块间的接口以及子模块与顶层模块的接口后，子模块设计输入与综合同步展开；

2)输入顶层模块的综合网表，用于对设计进行全局区域布局、约束每个子模块的规模和区域、定位每个模块的输入输出、对设计进行全局时序约束、将bus macros放置在模块间的边界位置上；

3)在激活模式下运行实现工具NGDBuild读取顶层设计、顶层用户的约束文件和当前子模块的逻辑网表作为输入，生成硬件原语网表NGD文件作为输出；在激活模式下用约束编辑器为当前子模块附加时间约束，然后根据新的约束文件对所生成的硬件原语网表NGD文件进行映射、布局布线实现步骤；子模块完成了布局布线而且满足时序要求后，将结果进行提交供合并时使用；

4)将所有子模块的激活实现结果和顶层实现结果有机的组织起来，完成整个设计的实现；

5)设计确认，生成可重构设计文件；

6)比特流文件下载，实现动态局部可重构芯片。

2.根据权利要求1所述的一种动态局部可重构的嵌入式数据控制器芯片的实现方法，其特征在于，上述步骤2)进一步包括：将综合生成的顶层设计逻辑网表进行实现，生成硬件原语网表NGD文件；然后将硬件原语网表NGD文件导入约束编辑器和布局规划器，进行面积约束、全局时序约束，生成相应的约束文件(UCF)；最后再将约束文件提供给实现工具，生成约束条件下的硬件原语网表。

3.根据权利要求1所述的一种动态局部可重构的嵌入式数据控制器芯片的实现方法，其特征在于，上述步骤4)进一步包括：在合并模式下运行NGDBuild工具，NGDBuild读取顶层设计的网表文件、顶层设计的约束文件和所有物理实现模块结果文件作为输入，对整个设计顶层进行全面的实体扩展，接着对合并后的设计进行映射、布局布线，生成比特流文件。

4.根据权利要求1所述的一种动态局部可重构的嵌入式数据控制器芯片的实现方法，其特征在于，上述步骤5)进一步包括如下步骤：

1)确认设计，静态时序分析以及功能仿真；

2)在底层编辑器(FPGA Editor)环境下手工检查布线结果，对不希望穿越边界的信号进行修正；

3)生成上电时的比特流；

4)生成每一个可重构模块的比特流。