[发明专利]减小存储单元写入扰乱的方法

说明书

技术领域

本发明涉及半导体存储单元，特别涉及减小存储单元写入扰乱的方法。

背景技术

非易失性(non-volatile)半导体存储器由包括字线和位线的存储单元阵列构成，通常场效应晶体管是存储单元的基本组成单元。字线连接晶体管的栅极，而位线连接晶体管的漏极。通过打开某一字线和位线，就能对于选定的存储单元(selected cell)进行写入操作。在实际应用中发现，当对于某一选定的存储单元进行写入操作时，其相邻的受同一字线控制的存储单元可能也会产生写入操作。这种现象被称为“写入扰乱”。

美国专利号为6469933的发明公开了一种减小存储单元写入扰乱的方法。对于共用字线的相邻存储单元，当存储单元阵列开始进行写入操作时，通过对于需要进行写入操作的存储单元上的位线加接地电压，而对于相邻的不需要进行写入操作的存储单元上的位线加高电压，从而形成互补位线以减小写入扰乱的影响。这种方法的本质是从对存储单元进行写入操作的过程进行控制这一角度来减小写入扰乱，因此不仅要控制需要进行写入操作的存储单元上的位线电压，还要额外控制相邻的不需要进行写入操作的存储单元上的位线电压，所以操作不方便。

发明内容

本发明解决的问题是解决现有技术中减小存储单元写入扰乱操作需要进行控制的地方较多，操作不方便的问题。

为解决上述问题，本发明提供一种减小存储单元写入扰乱的方法，包括以下步骤：

寻找能保证存储单元正常写入的初始写入条件；

挑选初始写入条件中的两个参数作为写入扰乱测试的变量；

至少针对该两个参数的两个组合值，对存储单元进行写入扰乱测试；

根据写入扰乱测试结果，得到使存储单元写入扰乱最小的最小扰乱写入条件；

应用得到的最小扰乱写入条件作为存储单元进行写入操作时的写入条件。

与现有技术相比，本发明具有以下优点：通过写入扰乱测试得到使存储单元写入扰乱最小的最小扰乱写入条件并应用于存储单元的写入操作，从而在保证存储单元能够正常写入的基础上，使写入扰乱最小，并且在对存储单元进行写入操作的时候不必再进行额外控制，因而操作方便。

附图说明

图1是本发明减小存储单元写入扰乱的方法寻找能保证存储单元正常写入的初始写入条件的结果柱状图；

图2是本发明减小存储单元写入扰乱的方法测试脉冲个数与脉冲宽度组合值与写入扰乱关系的结果柱状图；

图3是本发明减小存储单元写入扰乱的方法测试脉冲个数与脉冲宽度组合值的写入扰乱结果比较柱状图；

图4是本发明减小存储单元写入扰乱的方法流程图；

图5寻找能保证存储单元正常写入的初始写入条件的方法流程图；

图6是写入扰乱测试流程图。

具体实施方式

本发明减小存储单元写入扰乱的方法通过写入扰乱测试得到使存储单元写入扰乱最小的最小扰乱写入条件并应用于存储单元的写入操作中，从而使存储单元进行写入操作时的写入扰乱最小。本发明减小存储单元写入扰乱的方法包括以下步骤：

步骤s1，寻找能保证存储单元正常写入的初始写入条件；

步骤s2，挑选初始写入条件中的两个参数作为写入扰乱测试的变量；

步骤s3，至少针对该两个参数的两个组合值，对存储单元进行写入扰乱测试；

步骤s4，根据写入扰乱测试结果，得到使存储单元写入扰乱最小的最小扰乱写入条件；

步骤s5，应用得到的最小扰乱写入条件作为存储单元进行写入操作时的写入条件。

所述寻找能保证存储单元正常写入的初始写入条件的步骤包括，

步骤s11，测量存储单元中晶体管的阈值电压初始值；

步骤s12，保持存储单元中晶体管的基极接地，断开源极，对存储单元中晶体管的栅极施加电压值为10V、脉冲宽度大于0.5微秒的电压，对漏极施加脉冲宽度为0.5微秒、脉冲个数为1个的脉冲电压，设定脉冲电压值对存储单元进行写入操作；

步骤s13，再次测量存储单元中晶体管的阈值电压；

步骤s14，判断存储单元中晶体管的阈值电压差值是否大于对应于存储单元中晶体管规格的标称值；

步骤s15，如阈值电压差值小于标称值，则设定的漏极脉冲电压值不能够使存储单元正常写入，对存储单元进行擦除操作，使存储单元的阈值电压降到初始值，返回步骤s12；