专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果4534813个,建议您升级VIP下载更多相关专利
  • [发明专利]锁相系统-CN201310258136.8有效
  • 谭飞鸿;唐伟;邓斌闻 - 广州思信电子科技有限公司;谭飞鸿
  • 2013-06-25 - 2013-11-27 - H03L7/18
  • 一种锁相系统,所述锁相系统包括:至少两个锁相电路,所述锁相电路适于根据基准信号和译码参数产生待检测信号;检测选择单元,适于在检测到至少一个锁相电路产生的待检测信号的频率为预定频率时选择任一具有所述预定频率的待检测信号作为输出信号本发明技术方案提供的锁相系统包括多个锁相电路,当产生的待检测信号作为锁相系统的输出信号的锁相电路工作异常时,可以立即从其他工作正常的锁相电路输出的待检测信号中选择一个信号,作为锁相系统的输出信号,提高了锁相系统的可靠性。
  • 锁相环系统
  • [发明专利]频率校正电路及其频率校正方法-CN201010177968.3无效
  • 冯向光;陶晶晶;顾奇龙 - 无锡辐导微电子有限公司
  • 2010-05-14 - 2010-09-15 - H03L1/02
  • 本发明涉及一种时钟频率校正电路,其包括第一锁相和第二锁相,其中每一锁相包括相互串联的鉴相器、积分器电荷泵、压控振荡器。参考频率输入鉴相器的其中一个输入端,第一锁相的压控振荡器的输出经过第一分频器反馈给第一锁相的鉴相器的输入端。第一锁相输出经过第二分频器输入第二锁相的鉴相器的输入端,第二锁相的压控振荡器的输出经过第三分频器反馈给第二锁相的鉴相器的输入端,第二锁相输出经过第四分频器输出。使用一个双环路锁相电路,通过改变锁相的分频器的模改变输出频率的精度。输出频率的长期频率精度以及短期频率精度具有相同的精度,稳定性高;并且输出频率为占空比为50%的脉冲。
  • 频率校正电路及其方法
  • [实用新型]锁相系统-CN201320370330.0有效
  • 谭飞鸿;唐伟;邓斌闻 - 广州思信电子科技有限公司;谭飞鸿
  • 2013-06-25 - 2013-12-11 - H03L7/18
  • 一种锁相系统,所述锁相系统包括:至少两个适于根据基准信号和译码参数产生待检测信号的锁相电路;适于在检测到至少一个锁相电路产生的待检测信号的频率为预定频率时选择任一具有所述预定频率的待检测信号作为输出信号的检测选择单元本实用新型技术方案提供的锁相系统包括多个锁相电路,当产生的待检测信号作为锁相系统的输出信号的锁相电路工作异常时,可以立即从其他工作正常的锁相电路输出的待检测信号中选择一个信号,作为锁相系统的输出信号,提高了锁相系统的可靠性。
  • 锁相环系统
  • [发明专利]一种内插混频器的DDS激励PLL的微波频率合成方法及合成器-CN201110088182.9无效
  • 司朝良;刘清来;初广前 - 山东交通学院
  • 2011-04-09 - 2011-07-06 - H03L7/18
  • 本发明的内插混频器的DDS激励PLL的微波频率合成方法,包括a.选用DDS、主锁相和辅助锁相;b.把DDS的输出作为主锁相的参考信号;c.把主锁相输出信号经N分频后输入混频器,把辅助锁相输出信号输入混频器;d.把混频器输出信号输入鉴相器;e.设置控制单元。本发明的合成器,包括主锁相和DDS,特征在于:包括辅助锁相、混频器和控制单元;DDS输出接到主锁相,主锁相输出经N分频后输入到混频器;辅助锁相输入到混频器,混频器输出信号输入鉴相器。本发明保证了主锁相输出的微波信号具有较宽的频率范围和很高的频率分辨率;且实现了输出信号的频率微调和粗调的有效结合,具有输出频带宽、分辨率高和调节方便的优点。
  • 一种内插混频器dds激励pll微波频率合成方法合成器
  • [发明专利]一种多锁相高速跳频本振电路-CN202011188155.4在审
  • 肖姗姗;苗尧飞;于猛;吴迪;杨博;周扬;巩执欢;莫晓婷;王武志 - 天津光电通信技术有限公司
  • 2020-10-30 - 2020-12-29 - H03L7/099
  • 本发明创造提供了一种多锁相高速跳频本振电路,包括:锁相单元,所述锁相单元包括至少两个锁相,用于读出数据,并分别输出相应的频率;晶振单元,所述晶振单元用于为所述锁相单元提供时钟;高速开关阵列,所述高速开关阵列用于定时切换所述锁相单元中的锁相,并根据所述锁相输出频率输出相应的本振频率;电源单元,用于分别为所述锁相单元、晶振单元和高速开关阵列提供电源;所述晶振单元与所述锁相单元电连接,所述高速开关阵列与所述锁相单元电连接,所述电源单元分别与所述锁相单元可以利用多个锁相切换来提高跳频速率。
  • 一种多锁相环高速电路
  • [实用新型]一种多锁相高速跳频本振电路-CN202022480628.X有效
  • 肖姗姗;苗尧飞;于猛;吴迪;杨博;周扬;巩执欢;马彤鑫;莫晓婷 - 天津光电通信技术有限公司
  • 2020-10-30 - 2021-04-30 - H03L7/099
  • 本实用新型提供了一种多锁相高速跳频本振电路,包括:锁相单元,所述锁相单元包括至少两个锁相,用于读出数据,并分别输出相应的频率;晶振单元,所述晶振单元用于为所述锁相单元提供时钟;高速开关阵列,所述高速开关阵列用于定时切换所述锁相单元中的锁相,并根据所述锁相输出频率输出相应的本振频率;电源单元,用于分别为所述锁相单元、晶振单元和高速开关阵列提供电源;所述晶振单元与所述锁相单元电连接,所述高速开关阵列与所述锁相单元电连接,所述电源单元分别与所述锁相单元可以利用多个锁相切换来提高跳频速率。
  • 一种多锁相环高速电路
  • [发明专利]全数字锁相系统及全数字锁相频率校准方法-CN202110094634.8在审
  • 黄金煌 - 北京紫光青藤微系统有限公司
  • 2021-01-25 - 2021-06-08 - H03L7/099
  • 本发明公开了一种全数字锁相系统及全数字锁相频率校准方法,其中,全数字锁相系统包括全数字锁相,用于在校准阶段分别根据载波频率信号和晶体频率信号相应生成对应环路锁定时的第一控制码和第二控制码,以及在正常工作阶段根据晶体频率信号和第二频率放大倍数生成目标输出频率信号;校准单元,用于根据第一控制码和第二控制码对第一频率放大倍数进行校准,生成第二频率放大倍数。该全数字锁相系统及全数字锁相频率校准方法能够跟踪晶体频率输出符合系统要求的频率信号,降低了在载波受干扰或者无载波时全数字锁相输出频率精度下降的风险。
  • 数字锁相环系统频率校准方法
  • [发明专利]一种锁相频率-CN202310951142.5在审
  • 刘福玉;许辉;刘家兵 - 合肥芯谷微电子股份有限公司
  • 2023-07-28 - 2023-10-20 - H03L7/089
  • 本发明公开了一种锁相频率源。锁相频率源包括:倍频放大电路、锁相电路、控制电路和电源电路。倍频放大电路的输入端连接锁相频率源的输入端,锁相频率源的输入端接入第一频率信号,倍频放大电路用于将第一频率信号转换为频率更高的第二频率信号输出锁相电路的输入端连接倍频放大电路的输出端,控制端接入频率控制信号,输出端连接锁相频率源的输出端;锁相电路用于根据第二频率信号以及频率控制信号进行输出;控制电路的第一输出端连接锁相电路的控制端,控制电路用于输出频率控制信号;电源电路分别连接倍频放大电路的电源端、锁相电路的电源端和控制电路的电源端本发明实施例可以降低锁相频率源的相噪和鉴相杂散。
  • 一种频率
  • [发明专利]高鉴相频率捷变频锁相电路-CN201610965163.2在审
  • 韩周安;王少奇;张颖 - 成都爱科特科技发展有限公司
  • 2016-11-04 - 2017-03-15 - H03L7/085
  • 本发明公开了一种高鉴相频率捷变频锁相电路,它包括参考电路、DDS小步进电路、锁相参考源电路和锁相输出电路,参考电路产生两路信号,一路供DDS小步进电路输出小步进输出信号,另一路提供锁相参考源电路的混频信号,锁相参考源电路将小步进输出信号与混频信号混频后输出锁相输出电路的参考信号,锁相输出电路对参考信号进行滤波放大后输出最终频率信号。通过DDS小步进改变锁相参考频率来实现频率捷变的方式,相对传统直接模拟频率合成方式大大简化了方案,克服传统捷变频电路方案复杂,体积大,成本高的缺点,在产品可靠性和稳定性方面有很大的提高。
  • 高鉴相频率变频锁相环电路
  • [发明专利]锁相锁定时间的测量方法-CN201510095605.8有效
  • 余琨;牛勇;张大成;邓维维;郝丹丹;季海英 - 上海华岭集成电路技术股份有限公司
  • 2015-03-04 - 2017-10-31 - H03L7/18
  • 本发明提供了一种锁相锁定时间的测量方法,包括以下步骤将锁相分别在第一频率和第二频率上锁定,ATE测试设备测量所述锁相在所述第一频率上的第一输出电压,以及在所述第二频率上的第二输出电压;使得所述锁相从所述第一频率跳变到所述第二频率,所述ATE测试设备采集并处理所述锁相在跳变过程中的输出电压;根据所述ATE测试设备对所述输出电压的处理结果计算出所述锁相的锁定时间。无需外挂分立仪器,直接利用ATE测试设备获取所述锁相从所述第一频率跳变到所述第二频率过程中的输出电压,以及对所述输出电压的处理结果直接计算出所述锁相的锁定时间,大大提高了测试效率。
  • 锁相环锁定时间测量方法
  • [实用新型]频率合成器-CN201120375531.0有效
  • 杨光;宋烨曦;孙敏 - 四川九洲电器集团有限责任公司
  • 2011-09-28 - 2012-07-11 - H03L7/099
  • 本实用新型涉及数字锁相频率合成技术领域,尤其是涉及一种基于双的X波段低相位噪声频率合成器。本实用新型所要解决的技术问题针对现有技术中的问题,提供一种频率合成器,通过两个相关主锁相和副锁相,其中副锁相路的输出与主锁相路反馈输出混频器混频,得到一个频率较低的信号反馈到主锁相路,降低了主锁相芯片的反馈分频比一种频率合成器,包括晶体振荡器、副锁相路、主锁相路,晶体振荡器输出端分别与副锁相路、主锁相路连接,副锁相输出端与主锁相路反馈端经过处理后,送入主锁相路射频输入端,自动调节主锁相输出端信号本实用新型主要应用于数字锁相频率合成技术领域。
  • 频率合成器
  • [实用新型]高纯度频率-CN201420650422.9有效
  • 姚宗诚;王清文 - 成都赛英科技有限公司
  • 2014-11-03 - 2015-03-04 - H03L7/099
  • 本实用新型公开了一种高纯度频率源,属于无线通信技术领域;它包括参考频率源、单片机、锁相模块、隔离放大电路,所述锁相模块包括第一PLL锁相模块、第二PLL锁相模块,第一PLL锁相模块和第二PLL锁相模块的组成和参数完全相同,第一PLL锁相模块和第二PLL锁相模块都由同一单片机控制,第一PLL锁相模块的输入端和第二PLL锁相模块的输入端共同连接所述参考频率源的输出端,第一PLL锁相模块的输出端和第二PLL锁相模块的输出端共同连接切换开关后最终输出;它能同时实现高杂散抑制度和高速频率切换以及低功耗小体积的要求,为雷达和通信系统提供高质量的信号源,从而提升雷达和通信系统的整体性能。
  • 纯度频率

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top