“多锁相环”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2543264个，建议您升级VIP下载更多相关专利

[发明专利]一种并联多通道射频远端单元装置及其本振信号产生方法-CN201310559655.8在审
发明人：李鹏;张宝功 -专利权人：北京信威通信技术股份有限公司
申请日： 2013-11-12 - 公布日： 2015-05-20 - 主分类号： H03L7/18 文献下载
摘要：本发明提出一种并联多通道射频远端单元装置，包括FPGA收发器、第一级锁相环、第二级锁相环、分配器和频综器，FPGA收发器用于提供第一级锁相环所需的参考信号，第一级锁相环用于提供第二级锁相环所需的参考信号，第二级锁相环和分配器用于提供频综器所需的参考信号，其特征在于：第二级锁相环还具有一个用于与其它并联多通道RRU装置的第二级锁相环传递参考信号的双向端口。本发明还提出了一种上述并联多通道射频远端单元装置的本振信号产生方法。
一种并联通道射频远端单元装置及其信号产生方法

[实用新型]一种并联多通道射频远端单元装置-CN201320711384.9有效
发明人：李鹏;张宝功 -专利权人：北京信威通信技术股份有限公司
申请日： 2013-11-12 - 公布日： 2014-04-09 - 主分类号： H03L7/18 文献下载
摘要：本实用新型提出一种并联多通道射频远端单元装置，包括FPGA收发器、第一级锁相环、第二级锁相环、分配器和频综器，FPGA收发器用于提供第一级锁相环所需的参考信号，第一级锁相环用于提供第二级锁相环所需的参考信号，第二级锁相环和分配器用于提供频综器所需的参考信号，其特征在于：第二级锁相环还具有一个用于与其它并联多通道RRU装置的第二级锁相环传递参考信号的双向端口。
一种并联通道射频远端单元装置

[发明专利]一种多锁相环高速跳频本振电路-CN202011188155.4在审
发明人：肖姗姗;苗尧飞;于猛;吴迪;杨博;周扬;巩执欢;莫晓婷;王武志 -专利权人：天津光电通信技术有限公司
申请日： 2020-10-30 - 公布日： 2020-12-29 - 主分类号： H03L7/099 文献下载
摘要：本发明创造提供了一种多锁相环高速跳频本振电路，包括：锁相环单元，所述锁相环单元包括至少两个锁相环，用于读出数据，并分别输出相应的频率；晶振单元，所述晶振单元用于为所述锁相环单元提供时钟；高速开关阵列，所述高速开关阵列用于定时切换所述锁相环单元中的锁相环，并根据所述锁相环输出的频率输出相应的本振频率；电源单元，用于分别为所述锁相环单元、晶振单元和高速开关阵列提供电源；所述晶振单元与所述锁相环单元电连接，所述高速开关阵列与所述锁相环单元电连接，所述电源单元分别与所述锁相环单元可以利用多个锁相环切换来提高跳频速率。
一种多锁相环高速电路

[实用新型]一种多锁相环高速跳频本振电路-CN202022480628.X有效
发明人：肖姗姗;苗尧飞;于猛;吴迪;杨博;周扬;巩执欢;马彤鑫;莫晓婷 -专利权人：天津光电通信技术有限公司
申请日： 2020-10-30 - 公布日： 2021-04-30 - 主分类号： H03L7/099 文献下载
摘要：本实用新型提供了一种多锁相环高速跳频本振电路，包括：锁相环单元，所述锁相环单元包括至少两个锁相环，用于读出数据，并分别输出相应的频率；晶振单元，所述晶振单元用于为所述锁相环单元提供时钟；高速开关阵列，所述高速开关阵列用于定时切换所述锁相环单元中的锁相环，并根据所述锁相环输出的频率输出相应的本振频率；电源单元，用于分别为所述锁相环单元、晶振单元和高速开关阵列提供电源；所述晶振单元与所述锁相环单元电连接，所述高速开关阵列与所述锁相环单元电连接，所述电源单元分别与所述锁相环单元可以利用多个锁相环切换来提高跳频速率。
一种多锁相环高速电路

[实用新型]一种微型多环式锁相频率合成器-CN201320668888.7有效
发明人：宁涛;王润洪;肖聪;吴伟冬;马刚 -专利权人：成都九华圆通科技发展有限公司
申请日： 2013-10-29 - 公布日： 2014-04-02 - 主分类号： H03L7/18 文献下载
摘要：本实用新型公开了一种微型多环式锁相频率合成器，它由控制器、结构对称的至少两组单环锁相环路，以及至少一组混频锁相环路组成，控制器分别与单环锁相环路、混频锁相环路连接，两组单环锁相环路之间通过晶体振荡器互连，两组单环锁相环路的输出端分别与混频锁相环路连接。本实用新型提供一种微型多环式锁相频率合成器，采用结构对称的至少两组单环锁相环路，两组单环锁相环路可互换，简化了电路结构和空间布局，减小了体积，降低了生产成本和使用成本，易于集成，电路结构灵活，易于扩展，通过混频锁相环路使得两组单环锁相环路互相嵌套，可根据具体需要设置各环路中分频器个数，确保满足捷变频、高分辨率、低杂散和低相噪等方面的要求。
一种微型多环式锁相频率合成器

[发明专利]采用多谐波基准的高性能宽带频率源产生电路及其产生方法-CN201510262813.2在审
发明人：姚兴强;李跃进 -专利权人：南京熊猫电子股份有限公司;南京熊猫通信科技有限公司
申请日： 2015-05-21 - 公布日： 2015-08-12 - 主分类号： H03L7/18 文献下载
摘要：本发明微波频率源主要由多谐波基准产生部分、核心锁相环、倍频分频及分段滤波部分组成。多谐波基准产生部分主要产生两个频点，在锁相环芯片中可进行数控分频作为锁相环的基准信号。锁相环主要使用小数分频芯片及宽带VCO实现宽带功能。通过改变基准频率的选择来合理避开高杂散频率点实现了低杂散、宽频带的设计目标。
采用谐波基准性能宽带频率产生电路及其方法

[实用新型]一种基于多环锁相的Ka波段频率合成器-CN202120828343.2有效
发明人：孙科;张兴友;张冰;杨秀强;张意;廖志雄;冯术成;韩娜 -专利权人：成都西科微波通讯有限公司
申请日： 2021-04-21 - 公布日： 2022-05-10 - 主分类号： H03L7/18 文献下载
摘要：本实用新型公开了一种基于多环锁相的Ka波段频率合成器，包括第一锁相环、第二锁相环、混频模块、滤波模块、分频模块、第三锁相环以及倍频模块；第一锁相环的输入端和第二锁相环的输入端均与Ka波段频率合成器的输入端连接，第一锁相环的输出端和第二锁相环的输出端均与混频模块的输入端连接，混频模块的输出端通过滤波模块、分频模块和第三锁相环与倍频模块的输入端连接，倍频模块的输出端为Ka波段频率合成器的输出端。
一种基于多环锁相 ka 波段频率合成器

[发明专利]一种多模导航接收装置-CN202010269559.X在审
发明人：王日炎;李斌;周伶俐;陈志坚;钟世广;吴朝晖 -专利权人：华南理工大学;广州润芯信息技术有限公司
申请日： 2020-04-08 - 公布日： 2020-07-10 - 主分类号： G01S19/33 文献下载
摘要：本发明公开了一种多模导航接收装置，涉及导航接收技术。针对现有技术中多个锁相环互相干扰或集成体积较大的问题提出本方案。由一个锁相环通过两个不同的分频器分出不同频率的本振信号供两个接收通道使用。结构简单，可以在一根天线、一个锁相环和两独立接收通道的配置下实现多模的频率接收。多模导航接收装置体积相比现有的明显降低，而且完全避免锁相环信号互相干扰的问题。
一种导航接收装置

[发明专利]一种支持多频段工作方式的本振装置-CN200710125083.7有效
发明人：吴双桂 -专利权人：中兴通讯股份有限公司
申请日： 2007-12-11 - 公布日： 2009-06-17 - 主分类号： H04B7/26 文献下载
摘要：本发明公开了一种支持多频段工作方式的本振装置，包括输出锁相信号的锁相环模块，其中，所述的本振装置还包括一频段选择模块，用于将锁相环模块产生的锁相信号多频段输出。本发明用一个频段选择模块对锁相环模块输出的锁相信号进行频段选择输出，在输出频率可以覆盖多个频段的前提下实现本振装置的小型化和集成化。
一种支持频段工作方式装置

[发明专利]一种多模多通道的导航接收装置-CN202010264333.0有效
发明人：王日炎;李斌;杨昆明;陈志坚;周伶俐;吴朝晖 -专利权人：华南理工大学;广州润芯信息技术有限公司
申请日： 2020-04-07 - 公布日： 2020-12-04 - 主分类号： G01S19/33 文献下载
摘要：本发明公开了一种多模多通道的导航接收装置，属于导航领域。针对现有技术中导航信号接收时频段窄、相位一致性差、隔离度低的问题提出本方案。包括第一锁相环和第二锁相环，所述第一锁相环输出两路正交的本振信号，第二锁相环输出另外两路正交的本振信号；第一锁相环的两路本振信号分别输入各天线对应的其中一路接收通道，第二锁相环的两路本振信号分别输入各天线对应的另一路接收通道通过巧妙设置锁相环和各接收通道的连接关系，使得每一天线都能通过两独立的接收通道使用不同的本振信号，而同一接收通道内的本振信号则来源于同一锁相环。
一种多模多通道导航接收装置

[发明专利]一种多频段本振信号的产生装置-CN201710936598.9在审
发明人：刘义冬;夏永彬;蔡捷 -专利权人：南京冉思电子科技有限公司
申请日： 2017-10-10 - 公布日： 2017-12-15 - 主分类号： H03L7/099 文献下载
摘要：本发明公开了一种多频段本振信号的产生装置，包括控制电路模块、锁相环电路模块和滤波器组件模块，锁相环电路模块包括压控振荡器、运算放大器和锁相环集成电路，滤波器组件模块设有多个通道，每个通道接一个带通滤波器；控制电路模块与锁相环电路模块相连，输出频率控制信号至锁相环电路模块，控制电路模块与滤波器组件模块相连，输出与频率控制信号对应的滤波器导通信号至滤波器组件模块，锁相环电路模块与滤波器组件模块相连，输出与频率控制信号对应的本振信号至滤波器组件模块中对应频段的带通滤波器进行滤波本发明能够产生多个频段的本振信号的，满足了多频段本振信号的应用需求。
一种频段信号产生装置

[实用新型]一种多环锁相频率合成器-CN201320060340.4有效
发明人：梁亮;宰南平;王金花 -专利权人：北京经纬恒润科技有限公司
申请日： 2013-02-01 - 公布日： 2013-07-24 - 主分类号： H03L7/07 文献下载
摘要：本实用新型提供了一种多环锁相频率合成器，包括第一锁相环，第二锁相环和第三锁相环。第三锁相环包括：检测两输入信号的相位差，根据自身极性输出相应电压信号的鉴相器；与鉴相器相连，接收鉴相器输出信号的环路滤波器；与环路滤波器相连，接收环路滤波器输出信号的VCO；与VCO相连，接收VCO输出信号的耦合器；与耦合器相连，接收耦合器耦合端输出信号的分频器；与分频器和第二锁相环相连，接收分频器和第二锁相环的输出信号，输出混频后信号的混频器；与混频器，第一锁相环和鉴相器相连，接收混频器和第一锁相环的输出信号，本申请为公众提供了一种使得多环锁相频率合成器容易调试的通用实验平台。
一种多环锁相频率合成器

[发明专利]一种基于锁相延迟的多ADC同步装置-CN201910554891.8在审
发明人：黄武煌;杨建原;杨扩军;王厚军;叶芃;邱渡裕;谭峰 -专利权人：电子科技大学
申请日： 2019-06-25 - 公布日： 2019-10-18 - 主分类号： H03L7/091 文献下载
摘要：本发明公开了一种基于锁相延迟的多ADC同步装置，先通过FPGA产生时钟同步信号SYNC和SPI控制命令，时钟生成器和脉冲发生器在SPI控制命令下先进行初始化配置，并依次对第一级锁相环和第二级锁相环进行锁定，然后基于时钟树结构连接方式的双级联型的锁相环结构，实现多ADC的同步复位信号。
锁相环控制命令同步装置延迟时钟同步信号同步复位信号初始化配置脉冲发生器时钟生成器时钟树结构连接方式第一级双级锁定

[发明专利]具有功耗缩放预分频器和多模带宽环路滤波器的锁相环-CN200910088882.0有效
发明人：赵博;杨华中 -专利权人：清华大学
申请日： 2009-07-21 - 公布日： 2009-12-30 - 主分类号： H03L7/00 文献下载
摘要：本发明公开了一种具有功耗缩放预分频器和多模带宽环路滤波器的锁相环，该锁相环的预分频器由多个分频器级联构成，各级分频器的晶体管尺寸不同，因此各级分频器的电流与各级分频器的频率成正比，从而实现预分频器的功耗优化；该锁相环的环路滤波器采用不同带宽的环路滤波器进行带宽动态切换，该锁相环用于半双工射频收发机，当收发机为接收模式时，锁相环设置在低带宽模式，减小锁相环的带内噪声和杂散，提高接收机的邻阶信道选择性；当收发机为发射模式时，锁相环设置在中带宽模式，实现调频数据的正常发送，并减小发射机的误差矢量幅度，提高邻阶信道抑制比；当锁相环处于建立状态时，收发机设置在高带宽模式，加快锁相环建立速度。
具有功耗缩放分频器带宽环路滤波器锁相环

[发明专利]一种代数运算锁相方法、变流器控制器、并网变流器可行域构建方法-CN202210638574.6在审
发明人：孙健;陈玄俊;贝斌斌;乐程毅;范天成;张洁;翁秉宇;杨劲松;葛颖丰;叶夏明 -专利权人：宁波市电力设计院有限公司
申请日： 2022-06-07 - 公布日： 2022-11-01 - 主分类号： H02J3/38 文献下载
摘要：本发明涉及一种代数运算锁相方法、变流器控制器、并网变流器可行域构建方法，相比于传统锁相环，代数运算锁相环具有更好的动态性能，同时通过代数运算可以降低锁相环阶数，从而方便地构建系统稳定运行可行域，构建方法基于代数运算锁相环，推导并网变流器及其控制器的小信号模型，基于多入多出系统理论求取系统特征方程，给出系统稳定条件。本发明所述代数运算锁相环相比于传统同步旋转坐标系锁相环，响应速度更快，具有更加优良的动态性能，所述基于代数运算锁相环的并网变流器可行域构建方法，相比于传统参数枚举、反复验证的方法更为简便直观，避免了参数变化时的重复分析
一种代数运算方法变流器控制器并网可行构建

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条