“逻辑电路输出”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4041926个，建议您升级VIP下载更多相关专利

[发明专利]逻辑电路的自动生成方法、装置、电子设备及存储介质-CN202211312906.8在审
发明人：赵可 -专利权人：展讯通信（天津）有限公司
申请日： 2022-10-25 - 公布日： 2023-01-20 - 主分类号： G06F30/327 文献下载
摘要：本申请实施例提供的一种逻辑电路的自动生成方法、装置、电子设备及存储介质，所述方法包括获取多组输入值及每组输入值对应的输出值；根据多组输入值及每组输入值对应的输出值，获取输出值与输入值间的初始逻辑关系；对输出值与输入值间的初始逻辑关系进行组合简化处理，确定输出值与输入值间的初始逻辑关系中的相同项，利用预设标识信息标识相同项，并利用标识信息更新所述初始逻辑关系，得到输出值与输入值间的目标逻辑关系；根据输出值与输入值间的目标逻辑关系，生成逻辑电路。该方式自动生成逻辑电路，尤其对于复杂逻辑电路，无需用户采用迭代逼近的算法设计能够对定输入值进行数学计算的逻辑电路，降低了逻辑电路的设计时长，提高了效率。
逻辑电路自动生成方法装置电子设备存储介质

[发明专利]显示驱动电路、显示屏的刷新方法、显示模组及电子设备-CN202211366707.5有效
发明人：苏懿;韩林宏;贺海明 -专利权人：荣耀终端有限公司
申请日： 2022-11-03 - 公布日： 2023-03-24 - 主分类号： G09G3/3208 文献下载
摘要：本申请实施例提供一种显示驱动电路、显示屏的刷新方法、显示模组及电子设备，显示驱动电路包括第一逻辑电路和第二逻辑电路，第一逻辑电路和第二逻辑电路分为与逻辑板连接，第一逻辑电路和第二逻辑电路分别适于连接外围驱动电路；逻辑板根据主控制器发送的第一控制信号输出第一时钟信号和第二时钟信号；第一逻辑电路根据第一时钟信号输出第一局部使能信号，第一局部使能信号用于使能外围驱动电路刷新第一显示区；第二逻辑电路根据第二时钟信号输出第二局部使能信号，第二局部使能信号用于使能外围驱动电路刷新所述第二显示区。通过上述显示区驱动电路，能够有效降低显示屏的功耗。
显示驱动电路显示屏刷新方法模组电子设备

[发明专利]非稳定谐波及间谐波测量仪-CN201110131678.X有效
发明人：胡灿;杨洪耕;叶茂青;刘亚栋;杨华 -专利权人：四川电力科学研究院
申请日： 2011-05-20 - 公布日： 2012-01-18 - 主分类号： G01R23/165 文献下载
摘要：本发明主要由EPLL逻辑电路、带通滤波器、零差逻辑电路等组成，零差逻辑电路的输出端与谐波显示逻辑电路连接，EPLL逻辑电路的输出端与间谐波显示逻辑电路连接。本发明采用EPLL逻辑电路跟踪电力信号基频频率，以确定出多次非稳定谐波的参考信号，用零差逻辑电路对输入信号进行调制，从而测量多次非稳定谐波分量。
稳定谐波测量仪

[实用新型]非稳定谐波及间谐波测量仪-CN201120162881.9无效
发明人：胡灿;杨洪耕;叶茂青;刘亚栋;杨华 -专利权人：四川电力科学研究院
申请日： 2011-05-20 - 公布日： 2012-01-18 - 主分类号： G01R23/165 文献下载
摘要：主要由EPLL逻辑电路、带通滤波器、零差逻辑电路等组成，零差逻辑电路的输出端与谐波显示逻辑电路连接，EPLL逻辑电路的输出端与间谐波显示逻辑电路连接。采用EPLL逻辑电路跟踪电力信号基频频率，以确定出多次非稳定谐波的参考信号，用零差逻辑电路对输入信号进行调制，从而测量多次非稳定谐波分量。
稳定谐波测量仪

[发明专利]交换卡切换信息的下发方法和交换卡热备份系统-CN201110165548.8有效
发明人：程鸿博;唐仁圣;王茂松 -专利权人：迈普通信技术股份有限公司
申请日： 2011-06-14 - 公布日： 2011-11-02 - 主分类号： H04L12/56 文献下载
摘要：本发明公开了一种交换卡切换信息的下发方法及交换卡热备份系统，在交换卡热备份系统的所有交换卡上设置逻辑电路单元并由该逻辑电路单元向所有线卡输出控制信号，所有线卡上也设置逻辑电路单元并由该逻辑电路单元实时监测交换卡输出的所述控制信号状态；在发生切换事件时包括：A、主控制卡向所有交换卡发送切换命令；B、交换卡在收到正确的切换命令后，变更本交换卡逻辑电路单元输出的控制信号状态；C、所述线卡逻辑电路单元监测到交换卡逻辑电路单元输出的控制信号状态改变后，以该控制信号状态的改变作为切换信息，按照预设的控制逻辑切换上连数据通道。
交换切换信息下发方法备份系统

[实用新型]时钟电路及收发器-CN202120777988.8有效
发明人：谢冉 -专利权人：杭州雄迈集成电路技术股份有限公司
申请日： 2021-04-15 - 公布日： 2021-11-05 - 主分类号： H03K3/013 文献下载
摘要：本实用新型公开一种时钟电路及收发器，其中时钟电路包括：延时电路，具有至少一对镜像对称的输出节点，各输出节点所输出的时钟信号相交叠；至少一个逻辑电路，所述逻辑电路与任意一对镜像对称的输出节点相连，各逻辑电路所输出的时钟信号互不交叠；时钟选择电路，所述时钟选择电路分别与延时电路和逻辑电路相连，用于输出各输出节点所输出的时钟信号，或，各逻辑电路所输出的时钟信号。本实用新型提供了一种能够根据输出相交叠或互不交叠的时钟信号的时钟电路，以便于根据实际需要选择不同的驱动方式，提高时钟电路所在电路的可选择性和灵活性。
时钟电路收发

[发明专利]电源控制电路以及具备电源控制电路的逻辑电路装置-CN201810082394.8有效
发明人：木原雄治 -专利权人：力晶积成电子制造股份有限公司
申请日： 2018-01-29 - 公布日： 2022-05-27 - 主分类号： H03K19/00 文献下载
摘要：本发明的电源控制电路用于逻辑电路，该逻辑电路对来自存储部件的多个输入信号进行规定的逻辑运算，并输出逻辑运算后的多个输出信号。电源控制电路包括：开关部件，切换是否将电源电压供给至逻辑电路；多个检测器电路，分别检测多个输入信号的信号电平的变化，当检测出信号电平的变化时，分别输出检测信号；以及控制电路，基于来自多个检测器电路的至少一个检测信号来控制开关部件对逻辑电路供给电源电压，另一方面，在未从多个检测器电路输出检测信号时，控制开关部件不对逻辑电路供给电源电压。
电源控制电路以及具备逻辑电路装置

[实用新型]一种电机急停的控制电路-CN202122313757.4有效
发明人：柯江滨 -专利权人：厦门盈趣科技股份有限公司
申请日： 2021-09-24 - 公布日： 2022-04-15 - 主分类号： G05B19/042 文献下载
摘要：本实用新型提供了一种电机急停的控制电路，包括：控制端，所述控制端用于输出电平信号；逻辑电路，所述逻辑电路的输入端与所述控制端相连，用于根据控制端的电平信号输出对应的控制信号；响应电路，所述响应电路与所述逻辑电路的输出端相连，用于根据所述控制信号而向所述电机的使能管脚输出使能信号，从而控制电机的停转；所述响应电路包括第一响应电路及第二响应电路，所述第一响应电路及第二响应电路均与所述与非门的输出端相连，所述第一响应电路及第二响应电路输出的使能信号相反；检测电路，所述检测电路与所述逻辑电路的输出端相连，用于检测所述逻辑电路输出的控制信号。
一种电机控制电路

[发明专利]基于DNA链置换的判奇双轨逻辑电路及实现方法-CN201711128510.7有效
发明人：王延峰;孙军伟;王妍;王英聪;黄春;张勋才;方洁 -专利权人：郑州轻工业学院
申请日： 2017-11-15 - 公布日： 2018-10-23 - 主分类号： G06N3/12 文献下载
摘要：本发明提出了一种基于DNA链置换的判奇双轨逻辑电路及实现方法，基于DNA链置换的反应机制，构建了十进制数判断奇偶性系统，搭建了判奇逻辑电路操作运算的数字逻辑电路，利用双轨逻辑思想将数字逻辑电路转化成判奇逻辑电路运算操作的双轨逻辑电路，通过双轨逻辑电路再转化成跷跷板生化逻辑电路，最后通过Visual DSD仿真软件验证其输出结果，并分析判断一个十进制数是否为奇数的逻辑电路。仿真结果显示，所构建的基于DNA链置换用双轨逻辑电路实现十进制数判奇逻辑电路是有效的，且具有很高的可靠性。本发明对于将来判别更高位数的奇偶性运算操作提供了基本的理论基础，提高生物计算机逻辑电路的可靠性，促进了生物计算机的发展。
基于 dna 置换双轨逻辑电路实现方法

[实用新型]光照方位检测电路-CN201020700916.5无效
发明人：杨兴明;章清文;游龙刚 -专利权人：合肥工业大学
申请日： 2010-12-29 - 公布日： 2011-11-23 - 主分类号： G01C1/00 文献下载
摘要：本实用新型公开了一种光照方位检测电路，包括惠斯通电桥、两个迟滞比较器以及一个异或逻辑电路。迟滞比较器的输出端分别输出TTL电平到异或逻辑电路，异或逻辑电路通过输出端输出TTL逻辑电平用来指示的光源位置相对光敏电阻之间关系。本实用新型不会出现当光敏电阻两侧光照强度相差很小时，异或逻辑电路输出端输出电平不稳定的情况。
光照方位检测电路

[发明专利]具有加速估算路径的N多米诺输出闩锁器-CN200510063244.5有效
发明人：雷蒙A·柏特安;詹姆士R·蓝柏格 -专利权人：威盛电子股份有限公司
申请日： 2005-04-07 - 公布日： 2005-09-14 - 主分类号： H03K19/017 文献下载
摘要：一种用来加速N多米诺(domino)闩锁器的估算输出的装置与方法，此装置包括N估算逻辑电路、闩锁逻辑电路、维持逻辑电路以及加速逻辑电路。N估算逻辑电路藉由一预先充电接点耦接于第一P通道装置，根据至少一个输入数据信号估算一逻辑函数。闩锁逻辑电路耦接于并且回应于一时钟信号以及预先充电接点。闩锁逻辑电路在时钟信号的第一边缘与第二边缘之间的估算时段内，根据预先充电接点的状态控制一闩锁接点的状态。闩锁逻辑电路在估算时段之外使闩锁接点呈现三态状况。维持逻辑电路耦接于闩锁接点，在三态状况呈现之时维持闩锁接点状态，并在一互补式闩锁接点提供闩锁接点的互补状态。加速逻辑电路耦接于并且回应于预先充电接点与互补式闩锁接点，并且控制一输出接点的状态。
具有加速估算路径多米诺输出闩锁器

[发明专利]占空比调节电路及输出电路-CN202111564229.4在审
发明人：杨一帆;王悦 -专利权人：普源精电科技股份有限公司
申请日： 2021-12-20 - 公布日： 2022-04-29 - 主分类号： H03K5/156 文献下载
摘要：本发明提供一种占空比调节电路及输出电路。占空比调节电路包括：输入模块、电流模式逻辑模块和输出模块。电流模式逻辑模块，包括至少两支电流模式逻辑电路，至少两支电流模式逻辑电路工作时对差分信号占空比的调节程度不同，电流模式逻辑电路与输入模块连接，以接收输入模块输入的初始差分信号；输出模块，输出模块与至少一支电流模式逻辑电路连接，以输出目标差分信号。该占空比调节电路，各电流模式逻辑电路对差分信号占空比的调节程度不同，使得占空比调节电路对初始差分信号的占空比调节的范围可准确、灵活地调节，设计简单，具有较高的可复制性，在版图设计时更加便捷。
调节电路输出

[发明专利]全加器和行波进位加法器-CN202010596855.0在审
发明人：范志军;孔维新;于东;杨作兴 -专利权人：深圳比特微电子科技有限公司
申请日： 2020-06-28 - 公布日： 2020-09-04 - 主分类号： G06F7/501 文献下载
摘要：全加器包括：与非逻辑电路，被配置为接收第一输入和第二输入，并产生第一中间结果；或与非逻辑电路，被配置为接收第一输入、第二输入和与非逻辑电路的第一中间结果，并产生第二中间结果；第一或非逻辑电路，被配置为接收或与非逻辑电路的第二中间结果和第三输入，并产生第三中间结果；与或非逻辑电路，被配置为接收或与非逻辑电路的第二中间结果、第三输入和第一或非逻辑电路的第三中间结果，并产生第一输出；以及进位产生电路，被配置为接收与非逻辑电路的第一中间结果和第一或非逻辑电路的第三中间结果，并产生第二输出。
全加器行波进位加法器

[实用新型]全加器和行波进位加法器-CN202021222493.0有效
发明人：范志军;孔维新;于东;杨作兴 -专利权人：深圳比特微电子科技有限公司
申请日： 2020-06-28 - 公布日： 2020-12-04 - 主分类号： G06F7/501 文献下载
摘要：全加器包括：与非逻辑电路，被配置为接收第一输入和第二输入，并产生第一中间结果；或与非逻辑电路，被配置为接收第一输入、第二输入和与非逻辑电路的第一中间结果，并产生第二中间结果；第一或非逻辑电路，被配置为接收或与非逻辑电路的第二中间结果和第三输入，并产生第三中间结果；与或非逻辑电路，被配置为接收或与非逻辑电路的第二中间结果、第三输入和第一或非逻辑电路的第三中间结果，并产生第一输出；以及进位产生电路，被配置为接收与非逻辑电路的第一中间结果和第一或非逻辑电路的第三中间结果，并产生第二输出。
全加器行波进位加法器

[发明专利]测试系统-CN201910165686.2有效
发明人：林士杰;林盛霖 -专利权人：瑞昱半导体股份有限公司
申请日： 2019-03-05 - 公布日： 2022-05-24 - 主分类号： G11C29/10 文献下载
摘要：一种测试系统，包含：存储器测试电路、存储器、输入逻辑电路、旁通电路、输出逻辑电路及暂存器。暂存器运行为存储器测试电路及输出逻辑电路的管线暂存器。于第一测试模式，由存储器测试电路传送第一测试信号至存储器，以由存储器输出存储器输出测试信号至暂存器后进一步传送至存储器测试电路或输出逻辑电路进行测试。
测试系统