“逻辑器件”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果577762个，建议您升级VIP下载更多相关专利

[发明专利]移位分频器电路-CN201410119145.3无效
发明人：张国 -专利权人：四川和芯微电子股份有限公司
申请日： 2014-03-27 - 公布日： 2014-07-02 - 主分类号： H03K23/54 文献下载
摘要：本发明公开了一种移位分频器电路，且为N分频的移位分频器电路，其中，N为大于或等于2的正整数，移位分频器电路包括反相器、N-1个寄存器及N-2个逻辑门器件；第N-1寄存器的输出端与反相器的输入端及各个逻辑门器件的一输入端连接，反相器的输出端分别与第1寄存器的输入端连接；各个逻辑门器件连接于第1寄存器至第N-1寄存器的输出端与输入端之间，且第1寄存器的输出端与第1逻辑门器件的另一输入端连接，第1逻辑门器件的输出端与第2寄存器的输入端连接，第N-2逻辑门器件的输出端与第N-1寄存器的输入端连接。本发明的移位分频器电路结构简单，在相同的分频需求下，所需的寄存器和逻辑门器件更少，而且在干扰过后可正常恢复分频。
移位分频器电路

[发明专利]移位分频器电路-CN201410120698.0无效
发明人：张国 -专利权人：四川和芯微电子股份有限公司
申请日： 2014-03-27 - 公布日： 2014-07-02 - 主分类号： H03K23/54 文献下载
摘要：本发明公开了一种移位分频器电路，且为N分频的移位分频器电路，其中，N为大于或等于2的正整数，移位分频器电路包括反相器、N-1个寄存器及N-2个逻辑门器件；第N-1寄存器的输出端与反相器的输入端连接，反相器的输出端分别与第1寄存器的输入端及各个逻辑门器件的一输入端连接；各个逻辑门器件连接于第1寄存器至第N-1寄存器的输出端与输入端之间，且第1寄存器的输出端与第1逻辑门器件的另一输入端连接，第1逻辑门器件的输出端与第2寄存器的输入端连接，第N-2逻辑门器件的输出端与第N-1寄存器的输入端连接。本发明的移位分频器电路结构简单，在相同的分频需求下，所需的寄存器和逻辑门器件更少，而且在干扰过后可正常恢复分频。
移位分频器电路

[实用新型]移位分频器电路-CN201420145042.X有效
发明人：张国 -专利权人：四川和芯微电子股份有限公司
申请日： 2014-03-27 - 公布日： 2014-09-03 - 主分类号： H03K23/54 文献下载
摘要：本实用新型公开了一种移位分频器电路，且为N分频的移位分频器电路，其中，N为大于或等于2的正整数，移位分频器电路包括反相器、N-1个寄存器及N-2个逻辑门器件；第N-1寄存器的输出端与反相器的输入端及各个逻辑门器件的一输入端连接，反相器的输出端分别与第1寄存器的输入端连接；各个逻辑门器件连接于第1寄存器至第N-1寄存器的输出端与输入端之间，且第1寄存器的输出端与第1逻辑门器件的另一输入端连接，第1逻辑门器件的输出端与第2寄存器的输入端连接，第N-2逻辑门器件的输出端与第N-1寄存器的输入端连接。本实用新型的移位分频器电路结构简单，在相同的分频需求下，所需的寄存器和逻辑门器件更少，而且在干扰过后可正常恢复分频。
移位分频器电路

[实用新型]移位分频器电路-CN201420143546.8有效
发明人：张国 -专利权人：四川和芯微电子股份有限公司
申请日： 2014-03-27 - 公布日： 2014-09-03 - 主分类号： H03K23/54 文献下载
摘要：本实用新型公开了一种移位分频器电路，且为N分频的移位分频器电路，其中，N为大于或等于2的正整数，移位分频器电路包括反相器、N-1个寄存器及N-2个逻辑门器件；第N-1寄存器的输出端与反相器的输入端连接，反相器的输出端分别与第1寄存器的输入端及各个逻辑门器件的一输入端连接；各个逻辑门器件连接于第1寄存器至第N-1寄存器的输出端与输入端之间，且第1寄存器的输出端与第1逻辑门器件的另一输入端连接，第1逻辑门器件的输出端与第2寄存器的输入端连接，第N-2逻辑门器件的输出端与第N-1寄存器的输入端连接。本实用新型的移位分频器电路结构简单，在相同的分频需求下，所需的寄存器和逻辑门器件更少，而且在干扰过后可正常恢复分频。
移位分频器电路

[发明专利]一种用于嵌入式闪存自对准源漏极的侧墙制造方法-CN200710172267.9有效
发明人：孔蔚然;董耀旗;李容林;李栋;李寒冰 -专利权人：上海宏力半导体制造有限公司
申请日： 2007-12-13 - 公布日： 2008-05-21 - 主分类号： H01L21/8247 文献下载
摘要：一种用于嵌入式闪存自对准源漏极的侧墙制造方法，包括以下步骤：在半导体衬底上形成浅沟槽隔离结构、逻辑器件区域和闪存器件区域；依次沉积底层二氧化硅层、中层氮化硅层、顶层二氧化硅层三层电介质薄膜；刻蚀顶层二氧化硅层和中层氮化硅层形成D形侧墙结构；刻蚀停止在底层二氧化硅层；涂布掩盖逻辑器件部分，进行闪存器件的漏极离子注入；去除光刻胶，刻蚀二氧化硅，中层氮化硅层上的二氧化硅以及衬底表面剩余的底层二氧化硅层都被去除，形成L形侧墙结构；涂布光刻胶掩盖闪存器件区域，进行逻辑器件的源漏极注入。本发明同时满足了闪存器件和逻辑器件对侧墙的要求，并且可以分别根据逻辑器件和闪存器件的特性要求进行源漏注入条件的优化。
一种用于嵌入式闪存对准源漏极制造方法

[发明专利]无须采用额外掩模以相同工艺制造存储与逻辑元件的方法-CN200710199607.7有效
发明人：陈冠复;陈映仁;韩宗廷;陈铭祥;李士勤 -专利权人：旺宏电子股份有限公司
申请日： 2007-12-11 - 公布日： 2008-07-23 - 主分类号： H01L21/336 文献下载
摘要：一种制造逻辑和非易失存储器件的方法，可通过一些额外步骤，利用公知CMOS工艺制造逻辑与存储器件。然而，这些额外步骤无须增加掩模。由此，该工艺可以在同样的衬底上，降低制造逻辑与存储器件的复杂度、时间、以及成本，对于嵌入应用尤其显著。
无须采用额外相同工艺制造存储逻辑元件方法

[实用新型]一种八通道正弦信号发生器-CN201420545810.0有效
发明人：童子权;任丽军;汪俊杰;于海涛;姜月明;于晓洋 -专利权人：哈尔滨理工大学
申请日： 2014-09-23 - 公布日： 2015-01-07 - 主分类号： H03B28/00 文献下载
摘要：本实用新型是由单片可编程逻辑器件（FPGA/CPLD）和模拟电路组成，单片可编程逻辑器件输出8个相频逻辑信号与1个基频逻辑信号连接模拟电路；单片可编程逻辑器件包括接口单元、偶数分频单元及8组相频控制逻辑单元
一种通道正弦信号发生器

[发明专利]存储器件的制作方法-CN202310637102.3在审
发明人：张剑;陈华伦 -专利权人：华虹半导体（无锡）有限公司
申请日： 2023-05-31 - 公布日： 2023-08-08 - 主分类号： H10B41/30 文献下载
摘要：本申请公开了一种存储器件的制作方法，包括：提供一衬底，该衬底包括第一区域和第二区域，第一区域的衬底上形成有存储器件的元胞器件，第二区域的衬底上形成有存储器件的逻辑器件；在元胞器件和逻辑器件的周侧形成第一间隔层；进行全局浅结离子注入，在元胞器件和逻辑器件两侧的衬底中形成掺杂区；对第二区域进行LDD离子注入；在第一间隔层上形成缓冲层；在缓冲层上形成第二间隔层。本申请通过在形成元胞器件和逻辑器件的第一间隔层以及对逻辑器件的有源区进行LDD离子注入后，在第一间隔层上形成缓冲层，再在缓冲层上形成第二间隔层，由于缓冲层能够抵消间隔层在角落位置的应力，从而解决了仅仅形成一层间隔层所导致的应力过大产生的位错缺陷
存储器件制作方法

[发明专利]一种基于可编程逻辑器件的数字电路实验系统和方法-CN201510165548.6在审
发明人：陈松岭 -专利权人：福建工程学院
申请日： 2015-04-09 - 公布日： 2015-07-15 - 主分类号： G09B23/18 文献下载
摘要：本发明提供一种基于可编程逻辑器件的数字电路实验系统，包括一电源、一计算机、一设有显示屏的单片机系统、至少一可编程逻辑器件以及一数字电路实验箱，所述电源为单片机系统、可编程逻辑器件以及数字电路实验箱供电，数字电路实验箱包括复数个仿真芯片插座，所述可编程逻辑器件上的输入/输出引脚与所述仿真芯片插座的引脚相连接，且连接的关系为一一对应连接，其连接的数量由仿真芯片插座的数量决定；计算机连接单片机系统，单片机系统连接可编程逻辑器件本发明还提供一种基于可编程逻辑器件的数字电路实验方法。本发明可仿真74系列及CD4000系列的各型号数字逻辑芯片，降低芯片损坏，减少实验经费，实验的准备和实验完成的检查工作更加简单。
一种基于可编程逻辑器件数字电路实验系统方法

[发明专利]逻辑门电路、电子设备以及消除信号毛刺的方法-CN202210102729.4在审
发明人：王英;王安;李露曦;刘敏杰 -专利权人：联芸科技（杭州）股份有限公司
申请日： 2022-01-27 - 公布日： 2023-08-08 - 主分类号： H03K19/20 文献下载
摘要：本申请公开了一种逻辑门电路、电子设备以及消除信号毛刺的方法。所述逻辑门电路包括：第一电子器件、第二电子器件、第三电子器件和逻辑门装置；所述逻辑门装置包括：逻辑门本体，与所述逻辑门本体相连接的四个输入引脚：第一引脚、第二引脚、第三引脚、第四引脚，以及与所述逻辑门本体相连接的输出引脚：第五引脚；其中，所述第三引脚和所述第四引脚并连，所述第一引脚与所述第一电子器件的输出端相连接，所述第二引脚与所述第二电子器件的输出端相连接，所述第五引脚与所述第三电子器件的输入端相连接；所述四个输入引脚与所述输出引脚相互配合
逻辑门电路电子设备以及消除信号毛刺方法

[发明专利]分裂栅闪存阵列和逻辑器件的集成-CN201680013626.3有效
发明人： C-M.陈;J-W.杨;C-S.苏;M-T.吴;N.杜 -专利权人：硅存储技术公司
申请日： 2016-03-02 - 公布日： 2020-10-09 - 主分类号： H01L27/11534 文献下载
摘要：本发明公开了一种存储器设备，所述存储器设备包括具有存储器区域(16)和逻辑器件区域(18)的半导体衬底。多个逻辑器件形成于所述逻辑器件区域中，每个逻辑器件包括第二源极区和第二漏极区，其间具有第二沟道区；以及设置在所述第二沟道区上方的逻辑门。所述衬底上表面在所述存储器区域中比在所述逻辑器件区域中凹陷得更低，使得所述更高的存储器单元具有与所述逻辑器件类似的上部高度。
分裂闪存阵列逻辑器件集成

[发明专利]一种基于电场控制多铁异质结中磁畴壁运动的逻辑器件-CN202211602980.3在审
发明人：游龙;李欣;洪正敏;哈努曼·辛格 -专利权人：华中科技大学
申请日： 2022-12-13 - 公布日： 2023-03-17 - 主分类号： H10N50/10 文献下载
摘要：本发明公开了一种基于电场控制多铁异质结中磁畴壁运动的逻辑器件，属于多铁异质结以及相应器件领域。本发明提供的多铁异质结结构，通过在衬底电极层和其中一个铁磁电极之间施加外电场，在压电衬底层与第一/第二铁磁耦合区之间的耦合作用下，实现磁纳米线中磁畴壁的产生和移动，通过在两个铁磁电极上施加正电压或接地，能够实现两个不同逻辑态的输入基于两种异质结结构，本发明提出两种逻辑器件，仅用两个逻辑输入端，实现了多种逻辑功能，具有可重构的逻辑功能，能够实现逻辑功能的切换，提升了逻辑器件的集成度；且在大规模集成的过程中，由于没有涉及到电流驱动，
一种基于电场控制多铁异质结中磁畴壁运动逻辑器件

[发明专利]Flash器件切换方法、装置、计算机设备和存储介质-CN202211507724.6有效
发明人：姜守英;王兵;姚藩益;陈正川;张玉忠 -专利权人：苏州浪潮智能科技有限公司
申请日： 2022-11-29 - 公布日： 2023-06-09 - 主分类号： G06F11/14 文献下载
摘要：本申请涉及一种Flash器件切换方法、装置、计算机设备和存储介质。该方法包括：在复杂可编程逻辑器件CPLD校验第一基本输入输出系统BIOS对应的第一内存器件Flash中的暂存区域、活动区域和恢复区域通过时，获取服务器上电开机命令；根据服务器上电开机命令进行服务器上电开机；在服务器上电开机未成功时，触发复杂可编程逻辑器件CPLD进行重新恢复操作；在复杂可编程逻辑器件CPLD重新恢复操作失败后，通知复杂可编程逻辑器件CPLD将第一内存器件Flash切换至第二基本输入输出系统BIOS对应的第二内存器件Flash。
flash 器件切换方法装置计算机设备存储介质

[发明专利]晶圆测试卡及晶圆测试方法-CN201910973753.3在审
发明人：余兴;蒋维楠 -专利权人：芯盟科技有限公司;浙江清华长三角研究院
申请日： 2019-10-14 - 公布日： 2020-01-10 - 主分类号： G01R31/28 文献下载
摘要：一种晶圆测试卡及晶圆测试方法，其中晶圆测试卡，用于检测待测晶圆，所述待测晶圆内具有像素器件，包括：基板，所述基板包括第一区和第二区，且所述第二区包围所述第一区，所述第二区包括逻辑区；位于所述第一区表面的若干探针；位于所述逻辑区内的逻辑器件，所述逻辑器件用于和像素器件之间构成信号传输。
第一区晶圆测试卡晶圆测试逻辑器件像素器件基板晶圆信号传输测试卡逻辑区区包围检测探针种晶损伤

[发明专利]一种触摸系统及其抗光干扰方法-CN200910092561.8无效
发明人：赵建辉;张伟征;何建伟;刘洋;刘建军;叶新林;刘新斌 -专利权人：北京汇冠新技术股份有限公司;北京航空航天大学
申请日： 2009-09-11 - 公布日： 2011-04-20 - 主分类号： G06F3/042 文献下载
摘要：本发明公开了一种触摸系统及其抗光干扰方法，该系统包括光学传感器、可编程逻辑器件、光源及计算机，光源与可编程逻辑器件相连接，可编程逻辑器件与所述光源之间串联有功率驱动电路，功率驱动电路由可编程逻辑器件控制用于改变光源的发光强度
一种触摸系统及其干扰方法