专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果2888284个,建议您升级VIP下载更多相关专利
  • [发明专利]芯片封装结构和芯片封装方法-CN202110819499.9在审
  • 张吉钦;何正鸿 - 甬矽电子(宁波)股份有限公司
  • 2021-07-20 - 2021-10-22 - H01L25/18
  • 本发明的实施例提供了一种芯片封装结构和芯片封装方法,涉及半导体封装技术领域,芯片封装结构包括基底电路板、第一芯片、保护覆胶、第二芯片、线路连接、第三芯片和包封,通过在基底电路板上贴装第一芯片,再在包覆在第一芯片外的保护覆胶上设置第二芯片,并在包覆在保护覆胶外的线路连接上设置第三芯片,且在线路连接上还设置有第一电性柱,第三芯片、第二芯片以及线路连接通过第一电性柱电连接为一体,同时完成了第一芯片、第二芯片和第三芯片的堆叠,这种堆叠结构避免了芯片之间的相互干涉,且无需打线,降低了封装难度,且提升了存储芯片数量,提高了产品性能。
  • 芯片封装结构方法
  • [实用新型]中介芯片-CN202121482419.7有效
  • 李广;林志峰;王光明;郑焦;姜泽飞;吴平 - 深圳市真迈生物科技有限公司
  • 2021-06-30 - 2022-05-31 - C12M1/34
  • 本申请公开了一种中介芯片。中介具有镂空结构,中介包括基层、第一粘合剂、第二粘合剂和一个或多个流体通道。其中,基层具有相背的第一表面和第二表面,第一粘合剂设置在第一表面,第二粘合剂设置在第二表面,一个或多个流体通道为贯穿基层、第一粘合剂和第二粘合剂形成的镂空结构。本申请实施方式中的中介,基层作为中介的主要组成部分,第一粘合剂与第二粘合剂可以配合将中介固定在芯片的其他结构上,流体通道可以直接由贯穿中介的镂空结构形成,从而简化了流体通道的制造工序。
  • 中介芯片
  • [发明专利]芯片的钝化及形成芯片的钝化的方法-CN201710551912.1有效
  • 蒙飞 - 上海华虹宏力半导体制造有限公司
  • 2017-07-07 - 2019-06-28 - H01L21/56
  • 本发明提供了芯片的钝化和形成芯片的钝化的方法,包括第一、第二、第三和第四,所述第一、第二、第三和第四依次重叠以包覆所述芯片。所述芯片上形成有金属凸块;所述第一覆盖所述芯片和所述金属凸块;所述第二覆盖所述第一,所述第二包括平坦部和凸出部,所述凸出部的侧壁与所述金属凸块的侧壁构成一锐角。所述凸出部的侧壁与金属凸块的侧壁形成一斜坡,减少金属凸块侧壁与芯片表面的钝化之间的挤压。所述芯片的钝化和形成芯片的钝化的方法有效的减小了金属凸块侧壁和芯片表面的钝化内部的应力,减少了钝化层出现的针孔和裂纹的几率,提高了芯片的良率和使用寿命。
  • 芯片钝化形成方法
  • [发明专利]封装结构的成型方法-CN201811632605.7有效
  • 周青云;沈锦新;周海锋;吴昊平;张江华 - 江苏长电科技股份有限公司
  • 2018-12-29 - 2020-08-04 - H01L23/552
  • 本发明揭示了一种封装结构的成型方法,芯片组件包括芯片及屏蔽芯片包括相对设置的芯片正面、芯片背面及设置于芯片正面及芯片背面之间的芯片侧面,芯片正面设有芯片连接端子,屏蔽包括背面屏蔽、侧面屏蔽及正面屏蔽,背面屏蔽覆盖芯片背面,侧面屏蔽覆盖芯片侧面,正面屏蔽层位于芯片正面且正面屏蔽芯片连接端子相互间隔分布。本发明的芯片正面、芯片背面及芯片侧面均设置有屏蔽,可将电磁信号对芯片的干扰降至最低。
  • 封装结构成型方法
  • [发明专利]一种多芯片封装结构以及制备此多芯片封装的方法-CN201410256828.3有效
  • 陈士弘 - 旺宏电子股份有限公司
  • 2014-06-11 - 2019-07-19 - H01L23/538
  • 本发明公开了一种多芯片封装结构以及制备此多芯片封装的方法。此多芯片封装包括多芯片,其包括多个位于多个芯片中的多个芯片。每一个芯片包括二个或更多芯片。每一个芯片位于芯片中至少另外一个芯片的垂直投影中,并配制于各自的芯片中。每一个芯片也包括水平导线,延伸至芯片外围的周边区域。特定芯片中的芯片电性连接至配置于特定芯片中的水平导线。每一个芯片还包括垂直导线,位于周边区域中,且电性连接至位于至少两芯片中的水平导线。此多芯片封装还包括控制芯片,电性连接至芯片中的至少一芯片
  • 一种芯片封装结构以及制备方法
  • [发明专利]一种三维芯片及其芯片间通信方法-CN202111553453.3在审
  • 王鹏超;郝沁汾;叶笑春;范东睿 - 中国科学院计算技术研究所
  • 2021-12-17 - 2022-04-29 - G06F13/40
  • 本发明提出一种三维芯片,包括:多个堆叠的芯片,每个该芯片包括至少一个芯片间通信模块;该芯片与该间通信模块通过硅通孔通信连接;第一芯片的发送芯片通过该间通信模块向第二芯片的接收芯片发送数据信息还提出一种三维芯片芯片间通信方法,包括:当第一芯片的发送芯片拟向第二芯片的接收芯片发送数据信息时,由该发送芯片间通信模块发送握手信息,该握手信息中包括该接收芯片芯片地址;由该间通信模块根据该芯片地址,以该握手信息进行该发送芯片与该接收芯片之间的握手操作;根据握手结果,由该间通信模块接收该数据信息并传输至该接收芯片
  • 一种三维芯片及其通信方法
  • [发明专利]一种芯片叠装结构和芯片叠装方法-CN202010406019.1有效
  • 何正鸿 - 甬矽电子(宁波)股份有限公司
  • 2020-05-14 - 2022-09-27 - H01L25/18
  • 本发明提供了一种芯片叠装结构和芯片叠装方法,涉及芯片封装技术领域,该芯片叠装结构包括:基板;贴装在基板上的基底芯片;多个呈阶梯状逐堆叠在基底芯片上并与基板电连接的第一芯片堆叠;堆叠在第一芯片堆叠上的中间芯片堆叠;多个呈阶梯状逐堆叠在中间芯片堆叠上的第二芯片堆叠;其中,多个第一芯片堆叠的宽度沿堆叠方向逐增加,多个第二芯片堆叠的宽度沿堆叠方向逐减小,且第一芯片堆叠的宽度和第二芯片堆叠的宽度均小于中间芯片堆叠的宽度相较于现有技术,本发明提供的芯片叠装结构,其能够大幅提升堆叠数量,并大大降低了封装尺寸和封装成本。
  • 一种芯片结构方法
  • [发明专利]一种倒装Micro-LED芯片及制备方法-CN202211382939.X有效
  • 李文涛;鲁洋;张星星;林潇雄;胡加辉;金从龙 - 江西兆驰半导体有限公司
  • 2022-11-07 - 2023-02-03 - H01L33/08
  • 本发明提供一种倒装Micro‑LED芯片及制备方法,倒装Micro‑LED芯片包括衬底,依次设置在衬底上的蓝光芯片、第一布拉格反射、第一导电金属,第一透明键合、绿光芯片、第二布拉格反射、第二导电金属、第二透明键合、红光芯片、第三布拉格反射、第三导电金属、绝缘保护及焊盘,其中,蓝光芯片设置在第一布拉格反射内,绿光芯片设置在第二布拉格反射内,红光芯片设置在第三布拉格反射内,蓝光芯片、绿光芯片以及红光芯片呈垂直排列。本发明通过将三色芯片垂直排列,有效的减小了芯片尺寸,并通过将三色芯片设置在布拉格反射内,使该芯片发光不受影响。
  • 一种倒装microled芯片制备方法
  • [实用新型]一种功率器件防护芯片-CN202223260456.0有效
  • 余嫚玲 - 深圳市芯歌电子科技有限公司
  • 2022-12-06 - 2023-04-21 - H01L23/488
  • 本实用新型公开了一种功率器件防护芯片,包括:芯片防护,与芯片防护固定连接的芯片芯片防护包括:基板,基板上固定连接有锡脚,基板上固定连接有屏蔽罩;芯片包括:堆叠区,与堆叠区电连的拼接区;堆叠区与拼接区均固定连接于基板上;堆叠区与拼接区上的芯片均与锡脚电连;堆叠区包括第一芯片,第二芯片以及第三芯片,第一芯片、第二芯片以及第三芯片上的芯片均与锡脚电连;以此解决成本过高的问题。
  • 一种功率器件防护芯片
  • [发明专利]芯片封装结构及其形成方法-CN202010889370.0在审
  • 陈威宇;苏安治 - 台湾积体电路制造股份有限公司
  • 2020-08-28 - 2021-03-05 - H01L23/498
  • 提供芯片封装结构。芯片封装结构包括布线结构。芯片封装结构包括位于布线结构上方的第一芯片结构。芯片封装结构包括围绕第一芯片结构的第一模制芯片封装结构包括位于第一芯片结构和第一模制上方的第二芯片结构。芯片封装结构包括围绕第二芯片结构并且位于第一芯片结构和第一模制上方的第二模制芯片封装结构包括位于第二芯片结构和第二模制上方的第三芯片结构。芯片封装结构包括围绕第三芯片结构并且位于第二芯片结构和第二模制上方的第三模制芯片封装结构包括围绕第二模制和第三模制的第四模制。本申请还涉及形成芯片封装结构的方法。
  • 芯片封装结构及其形成方法
  • [发明专利]一种多层结构的集成电路芯片-CN202210106227.9有效
  • 刘蓉 - 深圳卓锐思创科技有限公司
  • 2022-01-28 - 2022-12-02 - H01L23/373
  • 本发明公开了一种多层结构的集成电路芯片,包括:多个芯片和多个绝缘,所述芯片与所述绝缘交替堆叠;每个芯片内设置散热子,每个芯片在预设位置设置一个芯片,在芯片的周围设置散热子,用于该芯片的散热;多个芯片通过电路连接系统形成引脚,并通过外壳将多个芯片封装成多层结构的芯片,所述多层结构的芯片通过引脚与电路板上的焊点连接。解决多层结构的集成电路芯片散热的问题,保障高散热率,提升集成电路芯片的使用寿命。
  • 一种多层结构集成电路芯片
  • [发明专利]芯片封装方法-CN202111506124.3在审
  • 沈鹏飞 - 通富微电子股份有限公司
  • 2021-12-10 - 2022-04-29 - H01L21/60
  • 本申请公开了一种芯片封装方法,包括:提供基板;在基板一侧形成第一芯片,第一芯片包括一个或多个芯片,第一芯片芯片的非功能面朝向基板;在第一芯片背对基板的一侧形成第一再布线,第一再布线与第一芯片芯片的功能面电连接;在第一再布线背对第一芯片的一侧形成第二芯片,第二芯片包括一个或多个芯片,第二芯片芯片的功能面朝向第一再布线且与第一再布线电连接;在第二芯片背对第一再布线的一侧形成第二再布线,第二再布线与第一再布线电连接;利用键合线使第二再布线和基板电连接。本申请提供的芯片封装方法,能够实现三维多芯片的纵向垂直堆叠,节约基板横向空间,且节约成本。
  • 芯片封装方法
  • [发明专利]物理地址转换装置及转换方法-CN03156962.5有效
  • 周敏峰;马金永;张玉泉;张海生 - 华为技术有限公司
  • 2003-09-16 - 2005-03-23 - H04L29/02
  • 一种物理地址转换装置及转换方法,其中该转换装置包括:第一接口、第二接口及转换模块,其中,第一接口,与MAC芯片建立通信连接;第二接口,与物理芯片建立通信连接;转换模块,用于截取并屏蔽MAC芯片的物理地址,输出预存的物理芯片的物理地址,以与物理芯片物理地址相匹配,实现物理芯片与MAC芯片正常对接。相应物理地址转换方法,包括以下步骤:预存物理芯片的物理地址;截取并屏蔽MAC芯片的物理地址;输出预存物理芯片的物理地址给物理芯片,以与物理芯片的物理地址相匹配,实现物理芯片与MAC芯片正常对接
  • 物理地址转换装置方法
  • [发明专利]一种半导体封装结构及其制造方法-CN202011628981.6在审
  • 王国军;曹立强;严阳阳 - 华进半导体封装先导技术研发中心有限公司;上海先方半导体有限公司
  • 2020-12-31 - 2021-05-04 - H01L25/065
  • 本发明提供一种半导体封装结构,包括:第一互联结构;第一芯片,第一芯片层位于第一互联结构一侧表面,第一芯片包括多个第一芯片,第一芯片中的第一芯片均正面朝向第一互联结构且与第一互联结构电性连接;第二芯片,第二芯片层位于第一互联结构背向第一芯片一侧表面,第二芯片包括多个第二芯片,第二芯片中的第二芯片均正面朝向第一互联结构且与第一互联结构电性连接。第一芯片和第二芯片中的第二芯片均正面朝向第一互联结构,通过第一互联结构实现对面焊接。需要对接的芯片对面直接焊接,可有效减少线路传输损耗,相比于锡球焊接,芯片之间的第一互联结构的厚度相对较薄,可以有效降低封装结构的整体厚度。
  • 一种半导体封装结构及其制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top