“源漏电容”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果894259个，建议您升级VIP下载更多相关专利

[发明专利]薄膜晶体管阵列、图像显示装置以及薄膜晶体管阵列的制造方法-CN201680015974.4有效
发明人：石崎守 -专利权人：凸版印刷株式会社
申请日： 2016-03-17 - 公布日： 2021-03-09 - 主分类号： G02F1/1343 文献下载
摘要：提供一种即使在栅极布线和电容器布线之间存在短路也能够防止栅极驱动器或电源的故障的薄膜晶体管阵列以及其制造方法。薄膜晶体管阵列具备：绝缘基板；栅极绝缘膜；栅电极、与栅电极连接的栅极布线、电容器电极、以及与电容器电极连接的电容器布线；在与栅电极、栅极布线、电容器电极、电容器布线之间夹着栅极绝缘膜的源电极、与源电极连接的源极布线、漏电极、以及与漏电极连接的像素电极，像素电极隔着栅极绝缘膜与电容器电极重叠而具备存储电容，源电极和漏电极隔着栅极绝缘膜与栅电极重叠，在源电极和漏电极之间具有半导体层，在电容器布线的中途具有电阻。
薄膜晶体管阵列图像显示装置以及制造方法

[发明专利]监测源/漏极与栅极接合处漏电流和结电容的结构-CN201310435701.3在审
发明人：余达强 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-09-23 - 公布日： 2015-03-25 - 主分类号： H01L23/544 文献下载
摘要：本发明提出一种监测源/漏极与栅极接合处漏电流和结电容的结构，在监测源/漏极与栅极接合处漏电流和结电容的结构中所述半导体衬底上形成栅极单元，栅极单元与半导体器件的栅极结构相同，使监测源/漏极与栅极接合处漏电流和结电容的结构与半导体器件结构类似，从而能够准确的监测出栅极、浅掺杂区以及源/漏极对接合处漏电流以及结电容的影响。
监测栅极接合处漏电电容结构

[发明专利]一种漏电过程自控的凹入式沟道动态随机存储器单元-CN201810938569.0在审
发明人：刘文剑;刘张英喆;刘长勇 -专利权人：刘文剑
申请日： 2018-08-17 - 公布日： 2019-02-26 - 主分类号： H01L27/108 文献下载
摘要：本发明涉及一种漏电过程自控的凹入式沟道动态随机存储器单元。其结构主要包括凹入式沟道(Recessed Channel)鳍式（Fin）访问晶体管(Access Transistor)，存储电容，以及扩展式源极金属。源极接触金属与晶体管的源极接触，并扩展到栅极与沟道之间，同时与存储电容底电极相连，扩展的源极接触金属、源极、存储电容底电极三者连接成为等电势体。与现有技术相比，本发明利用了扩展式源极接触金属控制鳍式晶体管的沟道，能实现与源极等电势的存储电容在关态漏电过程中，对亚阈值漏电通道的自我控制，进一步减小了漏电流，从而提升了存储电容上电荷的保持时间。
源极接触凹入式沟道漏电存储电容存储电容底电极动态随机存储器等电势扩展式晶体管金属自控沟道源极鳍式晶体管漏电通道源极金属电荷漏电流关态减小鳍式访问

[实用新型]一种漏电过程自控的凹入式沟道动态随机存储器单元-CN201821327676.1有效
发明人：刘文剑;刘张英喆;刘长勇 -专利权人：刘文剑
申请日： 2018-08-17 - 公布日： 2019-07-30 - 主分类号： H01L27/108 文献下载
摘要：本实用新型涉及一种具有漏电过程自控能力的凹入式沟道（Recessed Channel）动态随机存储器（Dynamic Random Access Memory,DRAM）单元。其结构主要包括凹入式沟道(Recessed Channel)鳍式（Fin）访问晶体管(Access Transistor)，存储电容，以及扩展式源极金属。源极接触金属与晶体管的源极接触，并扩展到栅极与沟道之间，同时与存储电容底电极相连，扩展的源极接触金属、源极、存储电容底电极三者连接成为等电势体。与现有技术相比，本实用新型利用了扩展式源极接触金属控制鳍式晶体管的沟道，能实现与源极等电势的存储电容在关态漏电过程中，对亚阈值漏电通道的自我控制，进一步减小了漏电流，从而提升了存储电容上电荷的保持时间。
源极接触凹入式沟道漏电存储电容存储电容底电极动态随机存储器本实用新型等电势扩展式晶体管金属沟道源极鳍式晶体管漏电通道源极金属自控能力电荷漏电流自控关态减小鳍式访问

[发明专利]半导体装置-CN202080064590.8在审
发明人：河野宪司 -专利权人：株式会社电装
申请日： 2020-09-11 - 公布日： 2022-05-17 - 主分类号： H01L29/423 文献下载
摘要：具备源电极、漏电极和控制在源电极与漏电极之间流过的电流的栅极。并且，若将栅极与漏电极之间的电容设为第一电容Cgd，将栅极与源电极之间的电容设为第二电容Cgs，将第一电容Cgd与第二电容Cgs之和设为第三电容Ciss，将用电流变化率dI/dt规定的第一开关损耗Et(dI/dt)与用电压变化率dV/dt规定的第二开关损耗Et(dV/dt)之和设为总开关损耗Esum，则第一电容Cgd相对于第三电容Ciss的电容比Cgd/Ciss被设为总开关损耗Esum低于规定阈值的比
半导体装置

[发明专利]石墨烯量子电容测试器件及其制备方法-CN201210331552.1有效
发明人：肖柯;吴华强;吕宏鸣;钱鹤;伍晓明 -专利权人：清华大学
申请日： 2012-09-07 - 公布日： 2013-03-20 - 主分类号： G01R27/26 文献下载
摘要：本发明涉及一种石墨烯量子电容测试器件及其制备方法。该方法包括：在衬底上形成栅电极引线图形、源电极引线图形和漏电极引线图形；在衬底上形成栅电极图形、源电极图形和漏电极图形，分别与该栅电极引线图形、源电极引线图形和漏电极引线图形接触；在栅电极图形上形成栅介质层图形；在栅介质层图形、源电极图形和漏电极图形上形成石墨烯层图形；以及在石墨烯层图形上对应源电极图形和漏电极图形分别形成欧姆接触层图形。本发明的石墨烯量子电容测试器件及其制备方法可提高石墨烯量子电容的测量精度。
石墨量子电容测试器件及其制备方法

[实用新型]一种箝位电路和电压变换装置-CN201720315917.X有效
发明人：史文科;李强 -专利权人：株式会社村田制作所
申请日： 2017-03-28 - 公布日： 2017-12-05 - 主分类号： H02M1/32 文献下载
摘要：一种箝位电路和电压变换装置，所述箝位电路包括电容，所述电容直接或间接地接入开关源漏电压并由所述开关源漏电压充电；稳压管，所述稳压管具有击穿电压，所述击穿电压等于所述开关源漏电压的正常值或者与所述正常值相关联；其中，响应于所述开关源漏电压高于所述正常值，所述开关源漏电压经由正向导通或反向导通的所述稳压管传导至参考点。采用本实用新型方案可以对上述开关源漏电压进行箝位，并具有较小的电能损耗和较佳的散热性能。
一种箝位电路电压变换装置

[发明专利]一种阵列基板、显示面板及显示装置-CN202010216964.5有效
发明人：刘汉青;邹浩伟;田鹏程;马俊如;李玲;陈伟 -专利权人：京东方科技集团股份有限公司;北京京东方光电科技有限公司
申请日： 2020-03-25 - 公布日： 2023-04-11 - 主分类号： G02F1/167 文献下载
摘要：本申请涉及显示技术领域，公开了一种阵列基板、显示面板及显示装置，阵列基板包括衬底基板；依次设置于衬底基板上的栅极金属层、栅极绝缘层和源漏电极金属层，其中，栅极金属层包括栅极金属和用于形成存储电容的第一电容金属层，源漏电极金属层包括源漏电极和用于形成存储电容的第二电容金属层，第一电容金属层在衬底基板上的正投影覆盖第二电容金属层在衬底基板上的正投影。本申请公开的阵列基板，通过优化存储电容结构，能够有效提升电子纸阵列基板抗静电的能力。
一种阵列显示面板显示装置

[发明专利]一种集成源漏电容的超结MOS器件及其制作方法-CN202111365416.X有效
发明人：许超;何军;胡兴正;薛璐;刘海波 -专利权人：南京华瑞微集成电路有限公司
申请日： 2021-11-18 - 公布日： 2022-02-11 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种集成源漏电容的超结MOS器件及其制作方法。本发明通过在外延层内设置两组第二沟槽，并在第二沟槽内依次设置电容层间介质层和电容多晶硅电极，在器件制作完成后，该结构形成两个并联在源极与漏极之间的源漏电容，可通过调节第二沟槽的深度、电容层间介质层的厚度和第二沟槽的宽度与相邻的两个第二沟槽之间的间距的比值来调节两个源漏电容的容值大小，使得集成的两个电容的容值大小不等，能够在不增加其他寄生电容的前提下，增加Cds来减小Vds电压变化率，从而改善器件的EMI，同时能显著过滤高频谐振信号，进一步改善EMI。
一种集成漏电 mos 器件及其制作方法

[发明专利]液晶显示装置及其缺陷修正方法-CN01119468.5有效
发明人：福西一郎 -专利权人：夏普公司
申请日： 2001-05-31 - 公布日： 2004-07-14 - 主分类号： G02F1/1343 文献下载
摘要：沿TFT的漏电极的延长方向串列设置2个部位的连接电极及岛状连接电极。它们各自通过接触孔与象素电极连接。远侧的连接电极形成存储电容。岛状连接电极形成岛状存储电容。上述岛状辅助电容电极与辅助电容电极连接。这种液晶显示装置，可以很容易修正辅助电容电极与漏电极的漏电缺陷及源极配线与漏电极的漏电缺陷并能保持正常象素功能。
液晶显示装置及其缺陷修正方法

[发明专利]一种单相并网逆变器-CN201310393722.3无效
发明人：胡兵;周灵兵;薛丽英;张彦虎 -专利权人：阳光电源（上海）有限公司
申请日： 2013-09-02 - 公布日： 2013-11-27 - 主分类号： H02M7/483 文献下载
摘要：本发明公开了一种单相并网逆变器，包括：输入分压电容模块、漏电流抑制电路、带工频桥臂的单相五电平主拓扑模块和输出滤波模块；其中：输入分压电容模块与输入直流源连接；带工频桥臂的单相五电平主拓扑模块分别与输入分压电容模块、输入直流源、漏电流抑制电路和输出滤波模块连接；漏电流抑制电路分别与输入直流源、带工频桥臂的单相五电平主拓扑模块和输出滤波模块连接。本发明能够将逆变器输入侧的PV电池板对地寄生电容的电压在零伏和整个母线电压之间进行恒斜率过渡，从而保证了PV电池板对地寄生电容上的电压近似恒斜率缓慢变化，减小了流过PV电池板对地寄生电容的电流，实现了抑制漏电流的目的
一种单相并网逆变器

[发明专利]一种漏电断路器启动控制电路-CN202210813079.4在审
发明人：陈冲;张嘉峰;蔡子立;舒亮;章上聪 -专利权人：温州大学乐清工业研究院
申请日： 2022-07-11 - 公布日： 2022-09-20 - 主分类号： H02H1/06 文献下载
摘要：本发明公开了一种漏电断路器启动控制电路，涉及漏电断路器技术领域，包括：NMOS管和贴片电容；上级电力系统的输出端与NMOS管的栅极和漏极连接，NMOS管的栅极接地，NMOS管的源极与贴片电容的一端连接；贴片电容的一端分别与辅助电源电路和漏电断路器连接；贴片电容的另一端接地；当辅助电源电路未启动时，上级电力系统为NMOS管的栅极提供高电平，NMOS管导通，经过贴片电容储能后为漏电保护器供电；当辅助电源电路已启动时，辅助电源电路为贴片电容供电，贴片电容储能后使得NMOS管的源极为高电平，NMOS管截止，上级电力系统停止为漏电保护器供电。本发明有效提高了漏电断路器的供电可靠性，实现了系统的持续可靠运行。
一种漏电断路器启动控制电路

[发明专利]带电容漏电补偿的电荷泵电路及锁相环电路-CN201611075506.4在审
发明人：王志利;张宁;张轩;陈璐 -专利权人：上海华力微电子有限公司
申请日： 2016-11-30 - 公布日： 2017-05-31 - 主分类号： H03L7/085 文献下载
摘要：本发明公开了一种带电容漏电补偿的电荷泵电路及包括该电荷泵电路的锁相环电路，该电荷泵电路包括第一电流源、第二电流源、第一开关、第二开关、带电容的滤波单元，用于控制第一开关的第一控制信号，以及用于控制第二开关的第二控制信号，其中，第一电流源、第一开关、第二开关、第二电流源依次串联，第一开关和第二开关的公共交点与第二电流源的负端之间并联该带电容的滤波单元，所述滤波单元将电流源的电流信号转换为电压信号并通过第一开关和第二开关的公共交点输出，还包括电流补偿单元，该电流补偿单元产生补偿电流用于补偿所述滤波单元中的电容的漏电流。本发明能够对电荷泵中的滤波器的电容漏电电流进行补偿。
电容漏电补偿电荷电路锁相环

[发明专利]一种像素驱动电路及其制备方法、OLED显示面板-CN201910444513.4有效
发明人：黄勇潮;成军;王东方;刘军;张扬;王庆贺;周斌;何敏 -专利权人：京东方科技集团股份有限公司;合肥鑫晟光电科技有限公司
申请日： 2019-05-27 - 公布日： 2021-01-22 - 主分类号： G09G3/3225 文献下载
摘要：本发明涉及显示技术领域，公开了一种像素驱动电路及其制备方法、OLED显示面板、显示装置，该像素驱动电路包括：驱动晶体管和存储电容，其中，驱动晶体管包括：依次层叠设置于衬底基板上的有源层、栅绝缘层、栅极、层间介质层和源漏电极；存储电容包括：依次层叠设置的第一电极、层间介质层和第二电极，第一电极与源漏电极中的漏电极电连接，第二电极与源漏电极同层设置且相互绝缘，第二电极与栅极电连接；层间介质层位于第一电极和第二电极之间部分的厚度小于其它部分的厚度该像素驱动电路中，在电容区的层间介质层的厚度较薄，则电容区的面积不发生变化，电容区的层面介质层厚度减小，电容增大，有效提高驱动晶体管效率，提高像素亮度。
一种像素驱动电路及其制备方法 oled 显示面板

[发明专利]薄膜晶体管阵列-CN201480017046.2有效
发明人：石崎守 -专利权人：凸版印刷株式会社
申请日： 2014-03-07 - 公布日： 2018-03-02 - 主分类号： H01L29/786 文献下载
摘要：本发明提供栅极‑源极间容量或源极‑像素间容量小、不易劣化且缺陷少的薄膜晶体管阵列。本发明的薄膜晶体管阵列在绝缘基板上具有栅电极、栅极配线、电容器电极、电容器配线、栅绝缘膜、以及在俯视下在与栅电极重叠的区域内具有彼此的间隙的源电极及漏电极，至少在所述间隙中具有半导体图案，所述薄膜晶体管阵列具有源极配线、连接于漏电极并在俯视下与电容器电极重叠的像素电极和覆盖在半导体图案上的保护层，其中，在俯视下，漏电极为1根等宽的线状，源电极是线状且是距离漏电极隔着一定间隔将漏电极包围的护套形状，源极配线按照将多个源电极间连接的方式形成并且比下述区域的宽度细
薄膜晶体管阵列

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条