“板插损”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果8072936个，建议您升级VIP下载更多相关专利

[发明专利]一种插损计算模型构建方法、装置、设备及存储介质-CN202310341613.0在审
发明人：齐伟;潘丽;王玲;白杨 -专利权人：安捷利（番禺）电子实业有限公司
申请日： 2023-03-31 - 公布日： 2023-07-07 - 主分类号： G06F30/20 文献下载
摘要：本发明公开了一种插损计算模型构建方法、装置、设备及存储介质。方法包括：获取胶膜层的介质损耗因子，在胶膜层的两侧形成表面处理后的金属箔，得到第一电路板前体，利用第一电路板前体制作第一微带线，并测量第一微带线的插损，将第一微带线的插损和胶膜层的介质损耗因子代入粗糙度计算模型中计算表面处理后的金属箔的等效粗糙度，基于第二金属箔的等效粗糙度构建插损计算模型，由于等效粗糙度用于表征粗糙度和表面处理对插损的影响，从而基于第二金属箔的等效粗糙度构建插损计算模型能够对金属箔表面的插损影响进行精确描述，提高插损计算模型的准确度
一种计算模型构建方法装置设备存储介质

[发明专利]信号损耗检测板及PCB板-CN202310095679.6在审
发明人：崔秀行;黎用顺 -专利权人：广东世运电路科技股份有限公司
申请日： 2023-02-07 - 公布日： 2023-06-06 - 主分类号： G01R31/28 文献下载
摘要：本发明提供一种信号损耗检测板及PCB板，包括第一信号损耗检测区域、第二信号损耗检测区域和第三信号损耗检测区域，所述第一信号损耗检测区域设置有第一信号插损线；所述第二信号损耗检测区域设置有第二信号插损线；所述第三信号损耗检测区域设置有第三信号插损线；其中，所述第一信号插损线的长度、所述第二信号插损线的长度、所述第三信号插损线的长度互不相同。
信号损耗检测 pcb

[实用新型]一种交换机业务线卡-CN202220589601.0有效
发明人：张东俊;宋海洋;韩敬芝;崔云飞;凌涛;盛瑞瑞;贾李健;杨满智;傅强;梁彧;王杰;田野;金红;陈晓光 -专利权人：北京恒安嘉新安全技术有限公司
申请日： 2022-03-17 - 公布日： 2022-07-22 - 主分类号： H04L49/111 文献下载
摘要：本实用新型实施例公开了一种交换机业务线卡，包括前端芯片和交换芯片；前端芯片与交换芯片电连接，前端芯片与外部设备相连；前端芯片包括前端接口和插损补偿器；插损补偿器分别与前端接口和交换芯片电连接；前端接口与外部设备相连；前端接口用于在外部设备和插损补偿器之间进行信号传输；插损补偿器用于在前端接口和交换芯片之间进行信号传输；插损补偿器用于对所传输信号进行插损补偿。本实用新型实施例的技术方案，采用插损补偿器联通前端接口与交换芯片，从而为传输信号进行插损补偿，减小了因电路板硬件布置而导致的插入损耗，从而提高了数据传输效率。
一种交换机业务

[发明专利]合路器插入损耗的计算方法及装置-CN201510229790.5有效
发明人：潘桂新;黄晓明;李卫;何飚;严峻;王健全;蔡庆宇;莫俊彬;葛慧明;施玉晨 -专利权人：中国联合网络通信集团有限公司
申请日： 2015-05-07 - 公布日： 2017-03-29 - 主分类号： H04W24/02 文献下载
摘要：本发明实施例公开了一种合路器插入损耗的计算方法及装置，涉及通信技术领域，能够解决在LTE FDD宽带合路系统中，现有技术计算出的插损值较小，进而导致隔离带较大，占用过多的频率资源，造成资源浪费的问题。本发明的方法包括根据预设比例，将合路通道的频带划分为边缘插损带和典型插损带，典型插损带为合路系统中性能达到预设标准的频带，边缘插损带合路系统中性能未达到预设标准的频带；计算典型插损带的插损值，并根据典型插损带的插损值计算边缘插损带的插损值；将典型插损带的插损值和边缘插损带的插损值确定为合路器的插损值。
合路器插入损耗计算方法装置

[发明专利]PCB板插入损耗的监控方法、监控系统以及装置-CN201910824918.0有效
发明人：刘诗涛;李智;韩雪川;崔荣 -专利权人：深南电路股份有限公司
申请日： 2019-09-02 - 公布日： 2022-11-22 - 主分类号： G01R27/26 文献下载
摘要：本申请涉及印刷电路板技术领域，具体公开了一种PCB板插入损耗的监控方法、监控系统以及装置，该方法包括：抓取PCB板上的档案码对应的监控参数和插损值，并存储至数据库；对数据库中的监控参数进行特征提取，以获取预设型号PCB板对应的监控参数以及插损值；计算预设型号PCB板对应的插损值的平均值以及方差或标准偏差；根据平均值以及方差或标准偏差确定预设型号PCB板的插损值的标准范围。
pcb 插入损耗监控方法系统以及装置

[实用新型]PCB板插损测量治具-CN202223281445.0有效
发明人：陈亦斌;黄坚林 -专利权人：广东世运电路科技股份有限公司
申请日： 2022-12-06 - 公布日： 2023-05-30 - 主分类号： G01R31/28 文献下载
摘要：本申请公开了一种PCB板插损测量治具，包括：治具本体，设置有放置孔；插损模块，位于放置孔内，插损模块的上表面与治具本体的上表面齐平，插损模块设置有焊盘；测量仪器，位于治具本体上，测量仪器有大于二分之一的投影面积位于治具本体上测量时，将插损模块置于治具本体的放置孔内，使插损模块的上表面与治具本体的上表面齐平；然后将测量仪器放置于治具本体上，使测量针与焊盘接触，以实现对插损模块的测试，结构简单，操作简便，提高测量效率。
pcb 板插损测量

[发明专利]一种通过信号插损评估板间互连绕线的方法-CN201710773957.3有效
发明人：孙龙;武宁 -专利权人：郑州云海信息技术有限公司
申请日： 2017-08-31 - 公布日： 2021-06-29 - 主分类号： G06F30/392 文献下载
摘要：本发明实施例公开了一种通过信号插损评估板间互连绕线的方法，建立一个插损统计表。根据两个板卡的走线情况，包括线宽线距、走线层面、板材型号等影响插损的要素，使用IMLC仿真计算出单位长度的插损，再把两个板卡走线长度统计出来，两者相乘后得出各信号位的总插损值。通过做差取最大差值得出各信号位之间最大的插损差异值，最后通过对比redriver芯片同一参数的容差量判断能否用一个参数涵盖此设计。
一种通过信号评估互连方法

[发明专利]一种使用简易探头进行插损测试的方法-CN201410262276.7无效
发明人：吴修权 -专利权人：浪潮电子信息产业股份有限公司
申请日： 2014-06-13 - 公布日： 2014-08-20 - 主分类号： G01R27/26 文献下载
摘要：本发明提供一种使用简易探头进行插损测试的方法，其具体实现过程为：在设置有接地点的阻抗测试条coupon的印制电路板PCB上设置两条走线，该两条走线的叠层、测试点及过孔完全相同，其中一条走线的长度长于另一条走线的长度；使用矢量网络分析仪结合探头，分别测出上述两条走线过孔的插损；将两条走线过孔插损的差值除以两条走线长度的差值，计算出单位长度上的插损，该插损即为测量插损。该一种使用简易探头进行插损测试的方法和现有技术相比，整体测试工具制作成本低廉，信号测试精准，其整体稳定性好、可靠性高、操作方便、价格低廉并且探头不易损坏。
一种使用简易探头进行测试方法

[发明专利]一种射频器件及馈线的插损与驻波在线检测方法-CN201610210604.8在审
发明人：王建国;郭胜光;胡文博 -专利权人：西安澳通电讯技术股份有限公司
申请日： 2016-04-06 - 公布日： 2016-07-06 - 主分类号： H04B17/15 文献下载
摘要：本发明公开了一种射频器件及馈线的插损在线检测方法，该方法通过射频检测系统完成，该射频检测系统包括FRID主机、合路器以及两个以上射频检测板，每个射频检测板上都设有一个RFID标签芯片，本发明通过RFID主机输入逐步增大的激励信号激活射频检测板上的FRID标签芯片，得到RFID主机与每一个检测板之间的插损，然后任一两个节点与RFID主机之间的插损的差值，能计算出两个节点之间的插损，并采用相同原理的方式计算出驻波系数
一种射频器件馈线驻波在线检测方法

[发明专利]一种减少高速PCB产品插损的方法-CN202310256512.3在审
发明人：吴鹏;徐琛 -专利权人：圆周率半导体（南通）有限公司
申请日： 2023-03-16 - 公布日： 2023-06-23 - 主分类号： H05K3/00 文献下载
摘要：本发明公开了一种减少高速PCB产品插损的方法，包括以下步骤，步骤一，设定参数T，T是信号需要的板在叠构里的位置百分比，即T是离TOP层或Bottom层的位置占总层数的百分比，步骤二，设定参数Q，Q是信号层位置的权重，且其分为20％、15％、10％、5％几档，且信号层距离TOP层或Bottom层越近时，权重越大，步骤三，将信号插损标记为Sn，则有SN＝T1×Q1+T2×Q2+……+Tn×Qn。在本发明实施过程中，通过对信号插损的分析，选择对信号插损影响最小的固化条件，从而减小信号插损。
一种减少高速 pcb 产品方法

[发明专利]插损评估方法、装置、计算机设备及存储介质-CN202010675987.2在审
发明人：张利华;刘诗涛;李一峰 -专利权人：深南电路股份有限公司
申请日： 2020-07-14 - 公布日： 2022-01-14 - 主分类号： G06F30/31 文献下载
摘要：本发明实施例公开了一种插损评估方法、装置、计算机设备及存储介质。所述方法包括：接收用户输入的待制造PCB的设计参数，其中，所述设计参数包括插损值；根据所述设计参数从预设数据库中获取与所述设计参数相匹配的相同设计；调用所述相同设计的历史插损数据；根据所述历史插损数据利用预设规则进行处理得到插损标准值；根据所述插损标准值判断所述插损值是否满足预设条件，在满足所述预设条件的情况下，判定所述待制造PCB符合插损要求。通过实施本发明实施例的方法可在待制造PCB生产前对其插损能力进行评估，避免在制造PCB时出现不合格的情况，提高PCB的良品率，降低生产成本。
评估方法装置计算机设备存储介质

[实用新型]一种腿部防损的插扣-CN201921246614.2有效
发明人：陈奇 -专利权人：武汉轩远志合信息咨询有限公司
申请日： 2019-08-07 - 公布日： 2020-06-12 - 主分类号： A44B11/25 文献下载
摘要：本实用新型涉及带扣领域，具体涉及一种腿部防损的插扣。一种腿部防损的插扣，包括：插扣一(A)、插扣二(B)；所述插扣一(A)包括：调节部、固定板、限位部、插头、插座；所述调节部中部水平设有两个相邻的条状孔，调节部固定绳及带状物端部，并调节绳及带状物的长度；所述固定板固定设置在调节部的底面。插扣腿部因过度承受外侧力而导致受损的问题。
一种腿部

[发明专利]WDM波长通道识别方法、装置、设备及可读存储介质-CN202111671764.X在审
发明人：杨春;胡春琳;张玺;管子霆 -专利权人：武汉网锐检测科技有限公司
申请日： 2021-12-31 - 公布日： 2022-04-15 - 主分类号： H04B10/079 文献下载
摘要：本申请涉及一种WDM波长通道识别方法、装置、设备及可读存储介质，涉及通信光路测试技术领域，包括获取波长通道支路的包含波长数组和插损数组的二维数组；根据插损数组中的最小插损值与预设插损值得到和插损值；从波长数组中获取与和插损值相邻的第一插损值对应的第一波长值及第二插损值对应的第二波长值，且计算得到通道中心波长值和与预设插损值对应的带宽值，并确定出波长通道支路的初始WDM类型，再获取与通道中心波长值之间的差值最小的通道标称中心波长值；最后基于通道中心波长值、通道标称中心波长值和初始WDM
wdm 波长通道识别方法装置设备可读存储介质

[发明专利]波分系统的光纤线告警门限路保护方法-CN200910070988.8有效
发明人：喻杰奎;胡强高;孙莉萍;谭曼;杨睿;周治柱;罗清 -专利权人：武汉光迅科技股份有限公司
申请日： 2009-10-27 - 公布日： 2010-12-29 - 主分类号： H04J14/02 文献下载
摘要：一种波分系统的光纤线告警门限路保护方法，具体是用配对光保护单元的发射端口的光功率减去本端光保护单元的接收光功率，得到该根纤芯的线路插损值，依次检测出主用纤芯和备用纤芯的线路插损值；采用线路插损作为切换判据有两个切换判据，一个是主用线路切换至备用线路的判据：当主用纤任何一根纤芯线路插损值超过设定的线路插损的切换门限值，且两根备用纤芯的线路插损值均在设定的线路插损的告警门限之上；一个是备用线路切换至主用线路的判据：当两根备用纤芯中任何一根备用纤芯线路插损超过设定的切换门限，且主用两根纤芯的线路插损均值在设定的告警门限之上。本发明采用线路插损作为波分系统线路保护的切换判据，有效地解决了波分系统多跨段的保护难题。
分系统光纤告警门限保护方法

[发明专利]基于通道测试数据的DWDM器件识别方法、装置及设备-CN202111680712.9在审
发明人：杨春;胡春琳;管子霆;张玺 -专利权人：武汉网锐检测科技有限公司
申请日： 2021-12-30 - 公布日： 2022-04-12 - 主分类号： H04B10/077 文献下载
摘要：本发明涉及通信光器件测试技术领域，公开了一种基于通道测试数据的DWDM器件识别方法、装置及设备，所述方法包括：根据DWDM器件通道测试数据得到目标中心波长；根据目标中心波长和目标替换通带带宽计算目标范围内的插损数据；根据目标替换通带数据对目标范围内的插损数据进行替换；根据当前插损数组、目标插损数组以及第一插损数据对DWDM器件进行识别；由于本发明是根据目标替换通带数据替换目标范围内的插损数据，再基于当前波长数组、目标插损数组以及第一插损数据对DWDM器件的识别结果确定对应的通道类型，相较于现有技术通过改变原始数据结构确定通道类型，能够有效提高识别DWDM器件的通道类型的效率。
基于通道测试数据 dwdm 器件识别方法装置设备

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条