|
钻瓜专利网为您找到相关结果 5982318个,建议您 升级VIP下载更多相关专利
- [发明专利]一种时钟切换装置-CN201410310730.1有效
-
李建阳;刘蕊丽;杨锁红
-
大唐微电子技术有限公司
-
2014-07-01
-
2017-03-01
-
G06F1/04
- 本发明提供了一种时钟切换装置,包括切换控制电路和时钟切换电路,其中所述切换控制电路,用于在时钟切换使能信号有效时,依序生成N个时钟选择信号并输出到时钟切换电路;所述时钟切换电路,用于根据所述依序生成的N个时钟选择信号,从输入的N个不同频率的时钟信号中依序选择一个时钟信号输出;其中,所述N个时钟选择信号生成的顺序使得所述时钟切换电路选择输出的时钟信号的频率从高到低或者从低到高依次变化,N≥3。本发明采用硬件电路来控制输出时钟频率逐渐变化,可以实现快速、平滑的时钟切换。
- 一种时钟切换装置
- [发明专利]一种快速无毛刺的时钟倒换方法及装置-CN03127972.4有效
-
张卫东
-
华为技术有限公司
-
2003-04-26
-
2004-10-27
-
H04B1/74
- 本发明提供一种快速无毛刺的时钟倒换方法,包括步骤:确定主从板时钟信号需要倒换;调整时钟选择控制信号电平发生跳变时间及所述主从板时钟信号电平跳变时间的相对关系,使所述时钟选择控制信号电平跳变时间落在所述主从板时钟信号的相同电平时间段内;根据所述时钟选择控制信号电平的跳变选择确定倒换后的时钟信号。本发明还提供一种基于实现快速无毛刺的时钟倒换的装置,包括时钟选择控制信号处理电路和时钟信号选择电路。通过本发明实现了时钟快速无毛刺的倒换,从而避免了通信系统中误码的产生,提高了通信系统的稳定性和可靠性。
- 一种快速毛刺时钟倒换方法装置
- [发明专利]时钟校准电路、时钟校准方法及相关设备-CN202110974293.3在审
-
何军
-
维沃移动通信有限公司
-
2021-08-24
-
2021-11-12
-
G06F1/12
- 本申请公开了一种时钟校准电路、时钟校准方法及相关设备,该时钟校准电路包括实时时钟模块、振荡模块、时钟萃取模块、通信模块和控制模块,所述时钟萃取模块的第一端与所述通信模块电连接,所述控制模块分别与所述时钟萃取模块的第二端、所述振荡模块以及所述实时时钟模块电连接,且所述振荡模块还与所述实时时钟模块电连接;其中,所述时钟萃取模块用于获取所述通信模块的第一时钟信号,且在所述第一时钟信号的时钟频率与所述振荡模块对应的第二时钟信号的时钟频率的误差超出预设范围的情况下,所述控制模块基于所述第一时钟信号校准所述第二时钟信号,并基于校准后的所述第二时钟信号对所述实时时钟模块进行更新。
- 时钟校准电路方法相关设备
- [发明专利]时钟切换电路及时钟信号切换的方法-CN200710098243.3有效
-
高鹏;李德建;黄宇
-
威盛电子股份有限公司
-
2007-04-20
-
2007-09-05
-
G06F1/04
- 一种时钟切换电路及时钟信号切换的方法,其包括:一时钟切换控制单元,依据一时钟选择信号、一时钟选择储存信号及一反馈启动信号输出一储存信号及一启动信号;一个或多个时钟门控单元,每一时钟门控单元分别接收所述启动信号及所述时钟信号之一,以依据所述启动信号控制所述时钟信号的输出;一储存单元,接收所述储存信号及所述时钟选择信号,以依据所述储存信号决定是否以所述时钟选择信号更新所述时钟选择储存信号;一多工器,依据所述时钟选择储存信号进行时钟信号切换其中,所述时钟切换控制单元依据所述反馈启动信号得知所述时钟门控单元将相应的时钟信号稳定后,使所述存储单元依据所述时钟选择信号更新所述时钟选择储存信号。
- 时钟切换电路信号方法
- [发明专利]液晶显示器-CN200610131792.1有效
-
许胜凯;杨智翔
-
友达光电股份有限公司
-
2006-10-12
-
2007-04-18
-
G02F1/133
- 一种液晶显示器,其包含一基板、一电路板、一时钟控制器、一液晶显示区、一控制电路以及多个源极驱动器。该时钟控制器为设置于该电路板上,用来提供一时钟信号脉冲。该控制电路为用来产生一选择信号。该多个源极驱动器为用来依据该时钟控制器产生的时钟信号脉冲输出一数据信号至该液晶显示区。该多个源极驱动器的一源极驱动器耦接于该时钟控制器以及该控制电路,用来依据该选择信号选择输入该时钟控制器产生的时钟信号脉冲或前一源极驱动器输出的时钟信号脉冲。
- 液晶显示器
- [发明专利]一种频率倍增电路-CN201210443820.9无效
-
陶云彬
-
华为技术有限公司
-
2012-11-08
-
2013-02-20
-
H03B19/00
- 本发明实施例公开了一种频率倍增电路,包括:延时模块接收输入时钟信号和反馈控制模块输出的延时控制电压,根据所述延时控制电压对输入时钟信号进行延时处理,输出延时时钟信号;逻辑运算模块对输入时钟信号和延时时钟信号进行逻辑异或或同或运算,得到频率倍增时钟信号输出至反馈控制模块;基准电压产生模块生成一与电源电压成正比的基准电压,输出至反馈控制模块;反馈控制模块将频率倍增时钟信号的平均电压和基准电压的差值放大,得到延时控制电压输出至延时模块采用本发明实施例,能够以较低的功耗、较小的面积实现时钟信号的频率倍增,且能够精确控制其输出时钟信号的占空比。
- 一种频率倍增电路
|