“寄生PNP晶体管”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3395371个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件的单粒子闭锁预防技术-CN201310320678.3在审
发明人：杨家南;J·D·伯纳特;B·J·佳尼;T·W·里斯顿;H·V·范 -专利权人：飞思卡尔半导体公司
申请日： 2013-07-26 - 公布日： 2014-03-12 - 主分类号： G11C11/412 文献下载
摘要：处理半导体器件中的单粒子闭锁(SEL)的技术包括确定寄生硅控整流器(SCR)（500）在半导体器件的集成电路设计中的位置。在这种情况下，寄生SCR（500）包括寄生pnp双极结晶体管(BJT)和寄生npn BJT。该技术也包括将位于第一电源节点（VDD）和寄生pnp BJT的发射极之间的第一晶体管合并到集成电路设计中。第一晶体管(502)包括耦合到第一电源节点（VDD）的第一端子，耦合到寄生pnp BJT的发射极的第二端子，以及控制端子。第一晶体管(502)不位于pnp BJT的基极和第一电源节点之间。第一晶体管限定在SEL之后由寄生pnp BJT传导的电流。
半导体器件粒子闭锁预防技术

[发明专利]功率晶体管及使用它的半导体集成电路-CN200310122558.9无效
发明人：前田晃幸 -专利权人：夏普株式会社
申请日： 2003-12-11 - 公布日： 2004-06-23 - 主分类号： H01L29/72 文献下载
摘要：提供一种功率晶体管，还有使用该功率晶体管的半导体集成电路，在该晶体管中可防止寄生PNP晶体管的不正常起动和由于周边电路闭塞引起的电路故障。在由配置在P型硅基底上的多个垂直式PNP晶体管组成的功率晶体管中，在功率晶体管的有源区中制作了为把P型硅基底与多个垂直式PNP晶体管的集电极彼此隔离开来而形成的N⁺型隐埋层的单个或多个电极部分
功率晶体管使用半导体集成电路

[发明专利]锗硅异质结双极晶体管低温大信号等效电路模型-CN202211103655.2在审
发明人：周春宇;贾芝飞;王勇;李作为;徐天赋;张佃伟;杨立;文武;王慜 -专利权人：燕山大学
申请日： 2022-09-09 - 公布日： 2023-06-23 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及一种锗硅异质结双极晶体管低温大信号等效电路模型，其包括本征低温NPN晶体管单元、寄生衬底PNP晶体管单元、衬底匹配网络单元、基区‑发射区寄生等效电路单元、基区‑集电区寄生等效电路单元、集电区等效电阻、发射区等效电阻和寄生基区等效电阻，集电区等效电阻两端设有集电极端和第一集电区端，发射区等效电阻RE两端设有发射极端和第一发射区端，寄生基区等效电阻两端设有第一基区端和基极端。本发明借助NPN晶体管和PNP晶体管提出的等效电路模型，能精确反映低温环境下锗硅异质结双极晶体管器件物理本质，准确模拟器件低温特性，适用于极端条件下模拟高频集成电路的仿真设计。
锗硅异质结双极晶体管低温信号等效电路模型

[发明专利]用于射频识别标签的静电保护电路-CN201210242267.2无效
发明人：庄奕琪;李小明;李润德;崔海良;张翼 -专利权人：西安电子科技大学
申请日： 2012-07-04 - 公布日： 2012-11-14 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种用于射频识别标签的静电保护电路，主要解决现有技术占用的面积大，引入的寄生电容大，启动电压高的缺点。本发明包括通过天线端口相连的集成PNP型双极晶体管和集成NPN型双极晶体管两个部分。集成PNP型双极晶体管对负向ESD脉冲进行泄放，集成NPN型双极晶体管对正向ESD脉冲进行泄放。本发明电路结构简单，面积小，寄生电容小，具有低的启动电压，可应用于射频识别标签中。
用于射频识别标签静电保护电路

[发明专利]一种在SiGe BiCMOS工艺中寄生的PNP管及其制造方法-CN201310164260.8有效
发明人：徐炯 -专利权人：上海华力微电子有限公司
申请日： 2013-05-07 - 公布日： 2013-08-14 - 主分类号： H01L29/735 文献下载
摘要：本发明涉及微电子领域，尤其涉及一种在SiGe BiCMOS工艺中寄生的PNP管及其制造方法，包括一P型衬底，所述P型衬底之上形成有一N型外延层，并在所述外延层和衬底之间包含一N型掩埋层，所述掩埋层形成于衬底顶部的局部区域和外延层底部的局部区域本发明通过在CMOS工艺和HBT（NPN）工艺进行的同时在寄生的PNP横向晶体管打开阱区和发射区，简化了工艺流程，同时在本发明形成PNP管成的阱区与掩埋层相隔离，提高了PNP晶体管的电流放大和频率特型，降低了PNP晶体管的尺寸，提升了生产工艺，降低了生产成本。
一种 sige bicmos 工艺寄生 pnp 及其制造方法

[发明专利]一种复合应变Si/SiGe异质结双极晶体管大信号等效电路模型-CN202010219080.5有效
发明人：周春宇;王冠宇;闫伟涛;常晓伟;耿欣;蒋巍 -专利权人：燕山大学
申请日： 2020-03-25 - 公布日： 2021-04-27 - 主分类号： H01L29/737 文献下载
摘要：本发明公开了一种复合应变Si/SiGe异质结双极晶体管大信号等效电路模型，属于半导体集成电路技术领域，包括本征NPN晶体管单元，寄生衬底PNP晶体管单元，衬底匹配网络单元，BC寄生等效电路单元，BE寄生等效电路单元，以及发射区、基区和集电区寄生等效电阻。本发明能精确反映异质结双极晶体管器件物理本质，准确的模拟器件特性，且参数少、提取过程简单，同时可以将所建立的等效电路模型嵌入仿真软件，适用于模拟高频集成电路仿真设计。
一种复合应变 si sige 异质结双极晶体管信号等效电路模型

[发明专利]一种静电保护器件以及电子装置-CN202110956996.3在审
发明人：许杞安 -专利权人：长鑫存储技术有限公司
申请日： 2021-08-19 - 公布日： 2023-02-21 - 主分类号： H01L27/02 文献下载
摘要：连接于所述第一焊盘与所述第二焊盘之间的第一静电保护单元；连接于所述第一焊盘与所述第三焊盘之间的第二静电保护单元；连接于所述第二焊盘与所述第三焊盘之间的第三静电保护单元；其中，所述第一静电保护单元包括：寄生PNP晶体管；所述寄生PNP晶体管由所述第一P型重掺杂区、所述N阱和所述P型衬底构成；寄生NPN晶体管；所述寄生NPN晶体管由所述N阱、所述P型衬底和所述第一N型重掺杂区构成。
一种静电保护器件以及电子装置

[发明专利]半导体装置-CN201210369430.1有效
发明人：大竹诚治;武田安弘;宫本优太 -专利权人：半导体元件工业有限责任公司
申请日： 2012-09-27 - 公布日： 2013-05-01 - 主分类号： H01L27/02 文献下载
摘要：由PN结二极管（35）与寄生PNP双极晶体管（38）构成ESD保护元件，所述PN结二极管由适当的杂质浓度的N+型嵌入层（2）与P+型嵌入层（3）形成，所述寄生PNP双极晶体管以连接到P+型扩散层（6）的若对阴极施加较大的正静电，则PN结二极管被击穿，通过此时的放电电流I1，N-型外延层的电位比P+型引出层低，寄生PNP双极晶体管（38）导通，流过较大的放电电流I2。
半导体装置

[发明专利]双极结型半导体器件及其制造方法-CN201510976838.9有效
发明人：连延杰;傅达平;吉杨永 -专利权人：成都芯源系统有限公司
申请日： 2015-12-23 - 公布日： 2018-06-22 - 主分类号： H01L27/082 文献下载
摘要：根据本公开的实施例，双极结型半导体器件包括形成于半导体衬底中的第一掩埋层、形成于该第一掩埋层上的第一外延层和第二外延层、制作于第一外延层和第二外延层中的PNP双极结型晶体管单元、NPN双极结型晶体管单元和第一隔离结构该第一隔离结构位于PNP双极结型晶体管单元和NPN双极结型晶体管单元之间，并且与所述第一掩埋层连接在一起形成隔离屏障。该隔离屏障不仅将PNP双极结型晶体管单元与NPN双极结型晶体管单元有效地隔离开，而且将它们与半导体衬底有效地隔离，阻止载流子注入衬底以及寄生BJT的形成。
双极结型晶体管外延层半导体器件双极结型掩埋层衬底隔离结构隔离屏障有效地半导体载流子隔离寄生制造制作

[发明专利]一种BJT晶体管寄生效应消除电路及芯片-CN202211726854.9有效
发明人：俞铁刚 -专利权人：杭州朋声科技有限公司
申请日： 2022-12-30 - 公布日： 2023-08-18 - 主分类号： H03K17/16 文献下载
摘要：本发明涉及一种BJT晶体管寄生效应消除电路及芯片，应用于开集输出电路，所述开集输出电路包括推挽结构、晶体管Q1、晶体管Q2、其中晶体管Q2的基极连接推挽结构的输出，晶体管Q2的集电极与电源VDD连接，晶体管Q1的基极连接到晶体管管Q2的发射极，晶体管Q1的发射极连接到地，晶体管Q1的集电极作为输出；还包括晶体管Q3，其中晶体管Q3的发射极连接到晶体管管Q2的发射极，晶体管Q3的基极连接到晶体管Q1集电极，晶体管Q3的集电极连接到地。通过晶体管Q3的设置减小了晶体管Q1的寄生PNP的影响，提高了开集输出电路的驱动能力。
一种 bjt 晶体管寄生效应消除电路芯片

[发明专利]快速PNP晶体管关断电路-CN201310045540.7无效
发明人：包兴坤 -专利权人：苏州硅智源微电子有限公司
申请日： 2013-02-06 - 公布日： 2013-06-12 - 主分类号： H03K17/72 文献下载
摘要：一种快速PNP晶体管关断电路，在PNP晶体管的基极驱动电流被移除后为此基极提供一个反向驱动电流，以减少开关PNP晶体管的关断过渡时间。其中反向驱动电流由一个NPN晶体管产生，其发射极连接到PNP晶体管的基极。一个电容耦合到NPN晶体管的基极，它在PNP晶体管工作期间被充电，在驱动电流从PNP晶体管的基极被移除后放电，以保证NPN晶体管的基极被高于电源的电压驱动。此电路的电源连接到PNP晶体管的发射极。
快速 pnp 晶体管断电

[实用新型]快速PNP晶体管关断电路-CN201320066863.X有效
发明人：包兴坤 -专利权人：苏州硅智源微电子有限公司
申请日： 2013-02-06 - 公布日： 2013-11-20 - 主分类号： H03K17/72 文献下载
摘要：一种快速PNP晶体管关断电路，在PNP晶体管的基极驱动电流被移除后为此基极提供一个反向驱动电流，以减少开关PNP晶体管的关断过渡时间。其中反向驱动电流由一个NPN晶体管产生，其发射极连接到PNP晶体管的基极。一个电容耦合到NPN晶体管的基极，它在PNP晶体管工作期间被充电，在驱动电流从PNP晶体管的基极被移除后放电，以保证NPN晶体管的基极被高于电源的电压驱动。此电路的电源连接到PNP晶体管的发射极。
快速 pnp 晶体管断电

[发明专利]低功率混合反向带隙基准和数字温度传感器-CN202110974046.3在审
发明人：李佑;大卫·杜阿尔特;范永平 -专利权人：英特尔公司
申请日： 2021-08-24 - 公布日： 2022-03-29 - 主分类号： G05F1/567 文献下载
摘要：一种低功率混合反向(LPHR)带隙基准(BGR)和数字温度传感器(DTS)或数字温度计，它利用亚阈值金属氧化物半导体(MOS)晶体管和PNP寄生双极结晶体管(BJT)器件来形成作为可配置BGR或DTS操作模式的基础的反向LPHR体系结构使用低成本MOS晶体管和标准的寄生PNP器件。基于反向带隙电压，LPHR可作为可配置的BGR工作。
功率混合反向基准数字温度传感器

[发明专利]经过栅极提升的NMOS ESD保护装置-CN201910951863.X在审
发明人：赖大伟;斯蒂芬·约翰·斯奎;威廉默斯·科内利斯·玛丽亚·彼得斯 -专利权人：恩智浦有限公司
申请日： 2019-09-30 - 公布日： 2020-04-14 - 主分类号： H01L27/02 文献下载
摘要：一种ESD保护装置，包括：PNP晶体管，所述PNP晶体管连接到输入焊盘；二极管，所述二极管连接到所述PNP晶体管并且连接到输出焊盘；以及NMOS晶体管，所述NMOS晶体管连接到所述PNP晶体管和所述输出焊盘，其中所述二极管、所述PNP晶体管和所述NMOS晶体管被配置成将不同水平的静电放电(ESD)电流脉冲从所述输入焊盘路由到所述输出焊盘。
经过栅极提升 nmos esd 保护装置

[发明专利]寄生NPN晶体管制造方法及结构-CN200710093954.1有效
发明人：王乐;雷明 -专利权人：上海华虹NEC电子有限公司
申请日： 2007-07-17 - 公布日： 2009-01-21 - 主分类号： H01L21/331 文献下载
摘要：本发明公开了一种寄生NPN晶体管制造方法及结构，通过在NPN晶体管的基区窗口内，采用轻掺杂工艺离子注入N型杂质，改变了NPN晶体管的结构，从而相当于在其中产生一个纵向PNP晶体管，从而实现可在不影响BCD/BICOM器件中其他器件性能的情况下，提高寄生NPN晶体管的放大增益。
寄生 npn 晶体管制造方法结构

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条