“寄存器信号”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9385797个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件-CN202011122456.7在审
发明人：小山润 -专利权人：株式会社半导体能源研究所
申请日： 2010-09-21 - 公布日： 2021-01-19 - 主分类号： G11C19/28 文献下载
摘要：移位寄存器或者包含该移位寄存器的显示装置的功率消耗被降低。时钟信号由多条布线，而不是由一条布线来供应给移位寄存器。该多条布线中的任一条仅在移位寄存器的操作时段的部分时间内，而不是在移位寄存器的整个操作时段内供应时钟信号。因此，由供应时钟信号所引起的容量负载能够得以降低，从而使得移位寄存器的功率消耗降低。
半导体器件

[发明专利]一种总线位数的判断方法、装置、设备及可读存储介质-CN202010616181.6有效
发明人：请求不公布姓名 -专利权人：厦门汉印电子技术有限公司
申请日： 2020-06-30 - 公布日： 2023-10-20 - 主分类号： G06F13/12 文献下载
摘要：本发明提供了一种总线位数的判断方法、装置、设备及可读存储介质，其方法包括：对头片内的多个移位寄存器进行清零；对每个所述移位寄存器输入预定的第一数据，再输入预定个数的0数据，同时对每个所述移位寄存器的输出信号进行采样，并保存每个所述移位寄存器的输出信号；将每个所述移位寄存器的输出信号与所述第一数据进行对比，以获取所述多个移位寄存器中有效存在的移位寄存器；根据有效存在的移位寄存器获取所述头片内的总线位数。
一种总线位数判断方法装置设备可读存储介质

[发明专利]用于生成PWM信号的方法和用于生成PWM信号的电路-CN202080033979.6在审
发明人：克里斯多夫·索爱尔;马库斯·克斯勒尔;延斯·里希特 -专利权人：欧司朗光电半导体有限公司
申请日： 2020-04-27 - 公布日： 2021-12-14 - 主分类号： G09G3/32 文献下载
摘要：一种生成PWM信号(501)的电路(1)，其包括：‑移位寄存器(10)，其具有多个时钟控制的寄存器单元(10i)，该多个时钟控制的寄存器单元分别具有输入端(11i)和输出端(12i)，‑写入单元(20)，其设计用于将寄存器单元(10i)的输出端分别设置为预定的逻辑值，以及‑时钟发生器(30)，其设计用于以共同的时钟信号(500)操作寄存器单元(10i)，‑其中寄存器单元(10i)串联连接，移位寄存器(10)设计用于在输出触点(12)处输出PWM信号(501)，其中PWM信号(501)是在寄存器单元(10i)中设置的逻辑值的时间序列，并且PWM信号(501)随时钟信号(500)的一个时钟(5)的持续时间采用逻辑值中的每一个，其中时钟信号(500)是周期的，连续时钟(5)的持续时间在一个周期(50)期间变化，并且每个周期(50)的时钟信号是相同的。
用于生成 pwm 信号方法电路

[发明专利]一种基于多次采样的时间数字转换电路-CN201811142043.8有效
发明人：李晶皎;柴佳欣;金硕巍;李贞妮;王爱侠;闫爱云 -专利权人：东北大学
申请日： 2018-09-28 - 公布日： 2021-06-15 - 主分类号： H03M1/10 文献下载
摘要：本发明提供一种基于多次采样的时间数字转换电路，包括使能复位信号生成模块、Start延迟环、Stop延迟环、信号检测器、Start延迟环和Stop延迟环计数器、计数器寄存器、ROM存储器、ROM存储器寄存器、数据处理器、数据处理器寄存器。Start、Stop信号输入电路中，分别进入Start和Stop延迟环中传播，每个延迟环的最后一个延迟单元后连接计数器，输出连接寄存器，使能复位信号生成模块接在计数器上，同时每个延迟环的输出分别接16个信号检测器对信号进行多次采样，采样结果输入ROM存储器中，输出连接寄存器，计数器寄存器、ROM存储器寄存器的结果作为数据处理器的输入，输出连接寄存器。本发明的技术方案解决了现有的时间数字转换器测量精度低的问题，实现了更高的测量精度。
一种基于多次采样时间数字转换电路

[发明专利]8位单片机与16位串口音频编码解码器连接的接口装置-CN200710028163.0无效
发明人：王宏元;黄锦祥;欧阳红群 -专利权人：佛山市公信数字会议设备有限公司
申请日： 2007-05-19 - 公布日： 2007-10-17 - 主分类号： G06F3/16 文献下载
摘要：本发明公开了一种8位单片机与16位串口音频编码解码器连接的接口装置，它包括8位总线切换器、串入并出移位寄存器组、并入串出移位寄存器组、时钟信号端、帧同步信号输入端、帧同步信号输出端、高低位信号控制口、88位总线切换器与串入并出移位寄存器组、并入串出移位寄存器组、8位总线连接端及高低位信号控制口连接；串入并出移位寄存器组和并入串出移位寄存器组分别均与帧同步信号输入端、帧同步信号输出端连接；音频数据输入端与串入并出移位寄存器组相连；音频数据输出端与并入串出移位寄存器组相连。本发明能实现8位单片机与16位串口音频编码解码器信息互通，性能稳定可靠。
单片机 16 串口音频编码解码器连接接口装置

[发明专利]一种移位寄存器电路、其驱动方法及相关装置-CN201711160812.2在审
发明人：邵喜斌;王章涛;马睿;杨通 -专利权人：京东方科技集团股份有限公司;合肥鑫晟光电科技有限公司
申请日： 2017-11-20 - 公布日： 2019-05-28 - 主分类号： G09G3/20 文献下载
摘要：本发明实施例提供的一种移位寄存器电路、其驱动方法及相关装置，该移位寄存器电路包括：连接于时钟信号端、第一参考信号端和第二参考信号端之间的移位寄存器单元，还包括：关机放电模块；关机放电模块的输入端与第二参考信号端相连，关机放电模块的控制端与关机放电信号控制端相连，关机放电模块的输出端与移位寄存器单元中的上拉节点和/或移位寄存器单元的信号输出端相连。在关机放电阶段，对关机放电信号控制端加载的第一电位信号时长大于对第二参考信号端加载的第一电位信号时长，以使关机放电信号控制端相连的上拉节点和/或相连的移位寄存器单元的信号输出端放电，从而将移位寄存器单元内部残留的电荷进行释放
关机移位寄存器单元放电模块控制端移位寄存器电路放电信号信号输出端电位信号相关装置加载上拉时长时钟信号端放电阶段驱动输出端输入端信赖性电荷放电残留释放

[发明专利]显示装置-CN201811157789.6有效
发明人：庄知龙;黄建才;许育民 -专利权人：厦门天马微电子有限公司
申请日： 2018-09-30 - 公布日： 2021-07-09 - 主分类号： G09G3/00 文献下载
摘要：本发明公开了一种显示装置，属于显示技术领域，包括：N条并列设置的信号线；驱动电路；驱动电路包括多个移位寄存器，移位寄存器包括起始信号输入端、驱动信号输出端；第X个移位寄存器的驱动信号输出端和第X条信号线电连接；显示装置具有测试阶段和工作阶段；在测试阶段，第X个移位寄存器的驱动信号输出端的输出信号经由第X条信号线传输至第X+1个移位寄存器的起始信号输入端；在工作阶段，第X个移位寄存器的驱动信号输出端与第X+1个移位寄存器的起始信号输入端绝缘；其中，N、X为正整数，且N≥3，X≤N‑1。相对于现有技术，可以同时检测信号线是否断路、以及驱动电路是否正常工作。
显示装置

[实用新型]一种移位寄存器电路及相关装置-CN201721561008.0有效
发明人：邵喜斌;王章涛;马睿;杨通 -专利权人：京东方科技集团股份有限公司;合肥鑫晟光电科技有限公司
申请日： 2017-11-20 - 公布日： 2018-05-18 - 主分类号： G09G3/20 文献下载
摘要：本实用新型实施例提供的一种移位寄存器电路及相关装置，该移位寄存器电路包括：连接于时钟信号端、第一参考信号端和第二参考信号端之间的移位寄存器单元，还包括：关机放电模块；关机放电模块的输入端与第二参考信号端相连，关机放电模块的控制端与关机放电信号控制端相连，关机放电模块的输出端与移位寄存器单元中的上拉节点和/或移位寄存器单元的信号输出端相连。在关机放电阶段，对关机放电信号控制端加载的第一电位信号时长大于对第二参考信号端加载的第一电位信号时长，以使关机放电信号控制端相连的上拉节点和/或相连的移位寄存器单元的信号输出端放电，从而将移位寄存器单元内部残留的电荷进行释放
一种移位寄存器电路相关装置

[发明专利]驱动电路和显示设备-CN201410529271.6有效
发明人：董哲维;廖一遂;林炜力;陈嘉亨 -专利权人：友达光电股份有限公司
申请日： 2014-10-08 - 公布日： 2014-12-24 - 主分类号： G09G3/36 文献下载
摘要：驱动电路包含控制模块和移位寄存器模块。控制模块由起始信号所使能并用以根据依序的第一操作信号至第N操作信号分别产生第一控制信号至第N控制信号。移位寄存器模块包含第一级移位寄存器单元至第N级移位寄存器单元。第一级移位寄存器单元至第N级移位寄存器单元分别由第一控制信号至第N控制信号所使能，且分别用以根据依序的第一频率信号至第N频率信号产生第一驱动信号至第N驱动信号。本发明可改善画面亮度不均匀的现象。
驱动电路显示设备

[发明专利]针对集成电路设备的非破坏性读回和写回-CN202111240954.6在审
发明人： B·Y·吴;J·P·谭;彭义 -专利权人：英特尔公司
申请日： 2021-10-25 - 公布日： 2022-06-24 - 主分类号： G06F30/34 文献下载
摘要：这样的系统可以包括自适应逻辑元件，该自适应逻辑元件包括第一寄存器对。该第一寄存器对可以包括以第一频率操作的第一寄存器和以第二频率操作的第二寄存器。第二频率可以等于或低于第一频率。第二寄存器可以存储来自第一寄存器的数据。自适应逻辑元件还可以包括向第一寄存器提供第一时钟信号的第一时钟和提供第二时钟信号的第二时钟。自适应逻辑元件还可以包括复用器，该复用器可以选择第一时钟信号或第二时钟信号作为用于第二寄存器的时钟源。
针对集成电路设备破坏性

[发明专利]栅极驱动电路及其驱动方法、显示装置-CN201610629234.1有效
发明人：张晓洁;邵贤杰;李小和;牟鹏程 -专利权人：京东方科技集团股份有限公司;合肥京东方光电科技有限公司
申请日： 2016-08-03 - 公布日： 2019-01-18 - 主分类号： G09G3/36 文献下载
摘要：本发明的栅极驱动电路，包括多个移位寄存器单元，每个所述移位寄存器单元用于为与其对应的栅线提供栅极扫描信号；所述栅极驱动电路还包括至少一条开关控制线；所述开关控制线连接其中一个移位寄存器单元的复位信号端，以及与该移位寄存器单元的下一级移位寄存器单元的信号输入端；所述开关控制线，用于在对复位信号端与其连接的移位寄存器单元所对应的栅线扫描完成后，为显示面板的触控电极输入触控信号时，通过开关控制信号维持信号输入端与该开关控制线连接的移位寄存器单元的上拉节点电位
栅极驱动电路及其方法显示装置

[发明专利]具有刷新地址生成电路的半导体存储器件-CN200410029435.5有效
发明人：森郁;森胜宏;山田伸一;川畑邦范;伊藤成真 -专利权人：富士通株式会社
申请日： 2004-03-17 - 公布日： 2004-09-22 - 主分类号： G11C11/406 文献下载
摘要：本发明提供了一种在驱动移位寄存器的控制信号时具有低功耗的半导体存储器件。该器件包含多个存储单元阵列，每一个都由预定数量行的存储单元组成。每个单元阵列都耦合一组移位寄存器，第n组移位寄存器根据给出的控制信号依次激活字线选择信号，从而刷新第n单元阵列的对应字线。每个单元阵列上还耦合了一个移位寄存器控制器。在第n单元阵列被刷新时，第n移位寄存器控制器向第n组移位寄存器提供控制信号。当对这个单元阵列的刷新完成时，第n移位寄存器控制器将控制信号转发到第(n+1)组移位寄存器，从而启动对第(n+1)组单元阵列的刷新操作。
具有刷新地址生成电路半导体存储器件

[发明专利]一种时钟丢失监测电路及实现方法-CN202210063356.4有效
发明人：顾雪春;张力航 -专利权人：南京芯驰半导体科技有限公司
申请日： 2022-01-20 - 公布日： 2022-05-20 - 主分类号： G06F1/14 文献下载
摘要：一种时钟丢失监测电路，包括延时元件，反相器，与门，带异步复位端的寄存器以及时钟检测寄存器，其中，所述延时元件与所述反相器连接，所述反相器与所述与门连接，所述与门与所述带异步复位端的寄存器连接，所述带异步复位端的寄存器与所述时钟检测寄存器连接；所述时钟检测寄存器，用于接收反相后的基准时钟信号和所述带异步复位端的寄存器输出的待监测信号，在基准时钟的下降沿检查寄存器的值。
一种时钟丢失监测电路实现方法

[发明专利]一种CPLD/FPGA寄存器控制方法和系统-CN201811306239.6在审
发明人：季冬冬;邓文博;赵现普;薛广营 -专利权人：郑州云海信息技术有限公司
申请日： 2018-11-05 - 公布日： 2019-03-01 - 主分类号： G06F11/30 文献下载
摘要：本发明提供了一种CPLD/FPGA寄存器控制方法，包括以下步骤：通过第一寄存器接收并寄存异常电状态信号；通过选择器接收正常电状态信号、来自第一寄存器的异常电状态信号和故障状态标志位电平；基于故障状态标志位电平，选择性地通过选择器向第二寄存器传递异常电状态信号或者正常电状态信号；以及第二寄存器将接收到的异常电状态信号或者正常电状态信号寄存并传递至BMC以进行显示。本发明既保证了BMC获得必要信号信息，同时增加了传递信息，完善了主板CPLD/FPGA管理信息，对于调试和故障定位具有重要参考价值。
电状态寄存器寄存器控制故障状态标志位选择器必要信号传递信息故障定位管理信息信号寄存传递寄存主板调试参考保证

[发明专利]半导体存储器件及其命令日志输出方法-CN202211651231.X在审
发明人：姜永山;金东姬;郑贞昊;曹俊豪 -专利权人：三星电子株式会社
申请日： 2022-12-21 - 公布日： 2023-10-20 - 主分类号： G11C29/12 文献下载
摘要：一种半导体存储器件包括：存储器核，所述存储器核包括存储单元并且被配置为响应于读取请求来输出存储在所述存储单元中的核数据；命令译码器，所述命令译码器被配置为对从外部装置输入的至少一个命令进行译码；命令日志寄存器，所述命令日志寄存器被配置为响应于寄存器使能信号来顺序地存储所述至少一个命令并且响应于命令日志读取信号将所述至少一个命令输出为命令日志；以及模式寄存器组，所述模式寄存器组被配置为响应于发送到所述命令译码器的模式寄存器组命令来生成所述寄存器使能信号或所述命令日志读取信号
半导体存储器件及其命令日志输出方法