“存取操作期间”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4404595个，建议您升级VIP下载更多相关专利

[发明专利]具有字线电压波形的动态随机存取存储器-CN201911244658.6有效
发明人：卢超群 -专利权人：钰创科技股份有限公司;发明创新暨合作实验室有限公司
申请日： 2019-12-06 - 公布日： 2022-03-01 - 主分类号： G11C11/4074 文献下载
摘要：本发明公开了一种动态随机存取存储器。所述动态随机存取存储器包含一动态随机存取存储器单元和一存取晶体管，其中所述存取晶体管包含一栅极。完整的存取周期包含一存取操作期间和在所述存取操作期间后的一恢复期间，及当所述完整的存取周期开始时，所述存取晶体管的栅极被施加一第一电压于所述存取操作期间的第一部分，然后在所述存取操作期间的第二部分所述存取晶体管的栅极被施加一第二电压所述第一电压高于所述存取晶体管的阈值电压和应用在所述动态随机存取存储器中一高电平信号的电压的总和，及所述第二电压低于所述第一电压。因此，所述存取晶体管不仅具有高可靠性和高性能，且在一待机模式中具有较低的漏电流。
具有电压波形动态随机存取存储器

[发明专利]对盘驱动事务处理采用存取日志-CN200710153715.0有效
发明人： A·D·胡夫曼 -专利权人：英特尔公司
申请日： 2001-01-26 - 公布日： 2008-03-05 - 主分类号： G06F3/06 文献下载
摘要：盘驱动程序(10)包括一个存取日志(20)，用于记录与硬盘驱动器(30)的最近的交互。在向内存(40)缓存写的写操作期间，在存取硬盘驱动器(30)之前可以参考存取日志(20)。在存取硬盘驱动器(30)期间的预取额外数据的读操作期间也参考存取日志(20)。在确定是否要预取时，考虑由操作系统(60)使用额外的高速缓存。
驱动事务处理采用存取日志

[发明专利]对盘驱动事务处理采用存取日志-CN01807460.X无效
发明人： A·D·胡夫曼 -专利权人：英特尔公司
申请日： 2001-01-26 - 公布日： 2003-05-28 - 主分类号： G06F3/06 文献下载
摘要：盘驱动程序(10)包括一个存取日志(20)，用于记录与硬盘驱动器(30)的最近的交互。在向内存(40)缓存写的写操作期间，在存取硬盘驱动器(30)之前可以参考存取日志(20)。在存取硬盘驱动器(30)期间的预取额外数据的读操作期间也参考存取日志(20)。在确定是否要预取时，考虑由操作系统(60)使用额外的高速缓存。
驱动事务处理采用存取日志

[发明专利]用于减轻非对称长延迟应力的技术-CN202111305106.9在审
发明人： A·维斯孔蒂 -专利权人：美光科技公司
申请日： 2021-11-05 - 公布日： 2022-05-27 - 主分类号： G11C7/12 文献下载
摘要：存储器装置可在存取操作循环的第一阶段期间激活存储器单元。所述存储器装置可在所述存取操作循环的所述第一阶段期间将第一状态或第二状态写入到所述存储器单元。所述存储器装置可在所述存取操作循环的所述第一阶段之后的所述存取操作循环的第二阶段期间维持所述第一状态或所述第二状态。所述存储器装置可在所述存取操作循环的所述第二阶段之后的所述存取操作循环的第三阶段期间将所述第二状态写入到所述存储器单元。所述存储器装置可基于将所述第二状态写入到所述存储器单元而在所述存取操作循环的所述第三阶段期间对所述存储器单元预充电。
用于减轻对称延迟应力技术

[发明专利]开放页偏置技术-CN202080042721.2有效
发明人： A·维斯孔蒂;A·洛卡泰利;G·塞尔瓦利 -专利权人：美光科技公司
申请日： 2020-05-27 - 公布日： 2023-03-10 - 主分类号： G11C16/04 文献下载
摘要：可在例如开放页存取操作的存取操作的存取阶段期间存取存储器单元。在所述存取阶段期间，可将激活脉冲施加到所述存储器单元。所述存储器单元可在施加所述激活脉冲之后且在预充电阶段之前被偏置到非零电压。可在将所述存储器单元偏置到所述非零电压之后起始所述存取阶段的所述预充电阶段。
开放偏置技术

[发明专利]SPSRAM封装器-CN201410033720.8有效
发明人：谢维哲;郑基廷;苏建国;李政宏;张琮永 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-01-23 - 公布日： 2017-11-24 - 主分类号： G11C11/413 文献下载
摘要：除了其他方面，提供了用于便于对单端口存储器件进行存取操作的一种或多种技术或者系统。在系统时钟的单时钟周期期间对单端口存储器件（诸如SPSRAM的6晶体管位单元阵列）进行多次存取操作。在一个实施例中，封装控制器基于系统时钟的上升沿在系统时钟的第一时钟周期期间启动第一存取操作。响应于在第一时钟操作期间接收操作完成信号，封装控制器在第一时钟周期期间启动对单端口存储器件的第二存取操作。采用这种方式，对于比用于改进的存储密度的多端口存储器件占用相对较小面积的单端口存储器件，实现了多端口存取功能，诸如以串行方式减轻操作干扰。本发明还提供了SPSRAM封装器。
spsram 封装

[发明专利]半导体存储器及其操作方法-CN200710103315.9有效
发明人：池田仁史 -专利权人：富士通株式会社
申请日： 2007-05-18 - 公布日： 2007-11-21 - 主分类号： G11C7/10 文献下载
摘要：本发明提供一种半导体存储器及其操作方法。该半导体存储器中的操作控制电路，在芯片使能信号激活期间，根据第一存取命令的接收执行第一存取操作，并在芯片使能信号激活期间，根据下一个存取命令的接收，在比第一存取操作更短的时间内执行对存储核心进行存取的第二存取操作因此，通过在相同的存取端子处接收相同的存取命令，就能够执行存取时间不同的两种类型的存取操作。无需在对半导体存储器进行存取的控制器等器件中形成专用端子，以在两种类型的操作之间进行区分。第一与第二存取操作的选择性使用提高了半导体存储器的操作效率。因此，能够提高半导体存储器的操作效率而无需增加整合半导体存储器的系统的成本。
半导体存储器及其操作方法

[发明专利]具有单晶体管驱动器的存储器装置及操作所述存储器装置的方法-CN202080098696.X在审
发明人： R·穆泽托;E·博兰里那;U·迪温琴佐;F·贝代斯基 -专利权人：美光科技公司
申请日： 2020-03-24 - 公布日： 2022-12-23 - 主分类号： G11C13/00 文献下载
摘要：描述了一种具有单晶体管驱动器的存储器装置及操作所述存储器装置的方法。在一些实施例中，所述存储器装置可包括：存储器单元，其位于存储器阵列的存取线的交叉点处；第一偶数单晶体管驱动器，其经配置以：在空闲阶段期间将第一偶数存取线驱动到放电电压，在作用阶段期间将所述第一偶数存取线驱动到浮动电压，且在脉冲阶段期间将所述第一偶数存取线驱动到读取/编程电压；及第一奇数单晶体管驱动器，其经配置以：在所述空闲阶段期间将第一奇数存取线驱动到所述放电电压，所述第一奇数存取线物理地邻近于所述第一偶数存取线，在所述作用阶段期间将所述第一奇数存取线驱动到所述浮动电压，及在所述脉冲阶段期间将所述第一奇数存取线驱动到屏蔽电压。
具有晶体管驱动器存储器装置操作方法

[发明专利]用于调整受害者数据的设备和方法-CN202010602163.2在审
发明人： D·B·彭妮;J·M·布朗 -专利权人：美光科技公司
申请日： 2020-06-29 - 公布日： 2021-01-05 - 主分类号： G11C11/406 文献下载
摘要：存储被存取字线的地址。还存储与和所述被存取字线相关联的受害者字线有关的数据。所述受害者字线可以具有关于多条被存取字线存储的数据。在目标刷新操作或自动刷新操作期间刷新所述受害者字线时，对与所述受害者字线有关的所述数据进行调整。在存储器存取操作期间对所述受害者字线进行存取时，对与所述受害者字线有关的所述数据进行调整。
用于调整受害者数据设备方法

[发明专利]集成电路及存储器阵列中的被选存储单元的写入方法-CN201711231878.6有效
发明人：龙翔澜;简维志 -专利权人：旺宏电子股份有限公司
申请日： 2017-11-29 - 公布日： 2021-04-16 - 主分类号： G11C16/10 文献下载
摘要：本发明公开了一种集成电路，包含存储器阵列，存储器阵列包含多个存储单元，存储单元配置在多条第一存取线及多条第二存取线的对应的交叉点处。控制电路被配置以在写入期间施加写入电压Vw至被选第一存取线，在读取操作期间施加读取电压Vr至被选第一存取线，且在写入及读取操作期间施加相同的抑制电压Vu至未被选第一及第二存取线，其中
集成电路存储器阵列中的存储单元写入方法

[发明专利]交错存取操作以促进两个磁盘表面的同时存取的数据存储装置-CN202110273672.X有效
发明人： R·P·赖安;S·卡纳 -专利权人：西部数据技术公司
申请日： 2021-03-15 - 公布日： 2023-06-30 - 主分类号： G11B5/55 文献下载
摘要：本发明名称为交错存取操作以促进两个磁盘表面的同时存取的数据存储装置。公开一种数据存储装置，所述数据存储装置包括在第一磁盘表面上致动的第一磁头以及在第二磁盘表面上致动的第二磁头。通过在单存取间隔期间存取所述第一磁盘表面而不存取所述第二磁盘表面，并且在所述单存取间隔之后，在双存取间隔期间同时存取所述第一和第二磁盘表面，执行所述第一和第二磁盘表面的同时存取。
交错存取操作促进两个磁盘表面同时数据存储装置

[发明专利]采用独立存取和预充电的存储器-CN200880112016.4有效
发明人：莫汉·G·R·拉奥 -专利权人： S.阿夸半导体有限公司
申请日： 2008-10-09 - 公布日： 2010-09-08 - 主分类号： G06F13/16 文献下载
摘要：本发明提供了数字存储器设备和系统以及操作数字存储器设备的方法，所述数字存储器设备包括：存取电路，用于在当前存取周期期间对多个存储单元的与当前存取地址相关联的第一子集进行存取；以及与存取电路并行布置的预充电电路，用于在当前存取周期期间全部地或部分地对所述多个存储单元的与下一预充电地址相关联的第二子集进行预充电。
采用独立存取充电存储器

[发明专利]具有串行和并行模式的存储器系统和方法-CN201310424908.0无效
发明人：潘弘柏;吴学俊;金镇祺 -专利权人：莫塞德技术公司
申请日： 2007-12-10 - 公布日： 2014-01-08 - 主分类号： G11C7/10 文献下载
摘要：本发明提供了一种方法和系统，其允许使用串行存取或者使用并行存取来执行存取一个或者多个存储体的方法。在串行模式中，每一链路作为独立的串行链路操作。相反，在并行模式期间，链路作为并行链路共同操作。其中，在串行模式中，对于每一链路独立地接收输入和输出控制，在并行模式期间，所有的链路共同使用单组输入和输出控制。
具有串行并行模式存储器系统方法

[发明专利]具有串行和并行模式的存储器系统和方法-CN200780045070.7有效
发明人：潘弘柏;吴学俊;金镇祺 -专利权人：莫塞德技术公司
申请日： 2007-12-10 - 公布日： 2009-09-30 - 主分类号： G11C7/10 文献下载
摘要：本发明提供了一种方法和系统，其允许使用串行存取或者使用并行存取来执行存取一个或者多个存储体的方法。在串行模式中，每一链路作为独立的串行链路操作。相反，在并行模式期间，链路作为并行链路共同操作。其中，在串行模式中，对于每一链路独立地接收输入和输出控制，在并行模式期间，所有的链路共同使用单组输入和输出控制。
具有串行并行模式存储器系统方法

[发明专利]半导体存储器、存储系统和半导体存储器的操作方法-CN200610091127.4有效
发明人：小林广之 -专利权人：富士通株式会社
申请日： 2006-06-30 - 公布日： 2007-09-12 - 主分类号： G11C11/406 文献下载
摘要：本发明公开了一种半导体存储器、存储系统和半导体存储器的操作方法。半导体存储器响应于外部提供的存取请求而在多个存储块之一上执行存取操作。在这时，响应于存取请求，存储控制单元在存储块之一上执行存取操作并且在没有执行存取操作的存储块中的至少一个上执行刷新操作。结果，可以在存取操作的执行期间执行刷新操作而在存取操作与刷新操作之间没有任何冲突。结果，可以缩短存取周期，这可以改善数据传输速率。
半导体存储器存储系统操作方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条