“处理器流水线”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果11275900个，建议您升级VIP下载更多相关专利

[发明专利]一种基于RISC-V指令集的六级流水线处理器-CN202210221774.1在审
发明人：吕治宽;黄逸轩 -专利权人：电子科技大学
申请日： 2022-03-07 - 公布日： 2022-07-08 - 主分类号： G06F9/38 文献下载
摘要：本发明涉及计算机部件领域，具体涉及一种基于RISC‑V指令集的六级流水线处理器，包括六级流水线、第一寄存器、数据存储器和指令存储器，六级流水线的取指模块、译码模块、分发模块、发射模块、执行模块和写回模块依次连接，数据存储器与执行模块和写回模块连接，第一寄存器与分发模块和写回模块连接，指令存储器与取指模块连接。现了双指令译码发射乱序执行的特点，为RISC‑V处理器的超标量并行设计提供了参考模型。具有Gshare分支预测电路，提高了分支预测成功率。具有重命名寄存器，显著减少了由于写后读和写后写而造成的流水线空泡。具有完整的分支预测失败修复电路，减少了因分支预测失败而造成的时间损失。
一种基于 risc 指令流水线处理器

[发明专利]一种基于数据分块及并行处理的碰撞检测方法-CN201610368306.1在审
发明人：许启金;于启万;别长报;吴翔;叶辉;郑浩;吴伟;廖志斌 -专利权人：国网安徽省电力公司宿州供电公司;国家电网公司
申请日： 2016-05-24 - 公布日： 2016-11-09 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种基于数据分块及并行处理的碰撞检测方法，通过构建虚拟物体的包围盒树，以各节点的包围盒为数据库，根据计算机流程数将数据库进行分块；通过数据分块，可以有效减少每个处理器处理的任务数，避免数据分配不均匀造成的延误流水线方法为一种典型的并行处理方法，将问题分为若干个解决步骤，各步骤由独立的处理器执行，通过加速各处理器从而提高整条流水线速度。
一种基于数据分块并行处理碰撞检测方法

[实用新型]检测装置及具有该检测装置的组装设备-CN202020697031.8有效
发明人：赵意合;陈珂 -专利权人：鸿富锦精密电子（郑州）有限公司
申请日： 2020-04-30 - 公布日： 2021-05-04 - 主分类号： G01N21/01 文献下载
摘要：一种检测装置，用于检测产品上的功能孔是否有溢胶堵孔，包括相机、调节机构、光源及处理器，相机位于产品的一侧并对准功能孔，光源设于产品背离相机的一侧，光源用于为功能孔供光；相机安装于调节机构上，调节机构用于调节相机的位置及角度，以将相机对准功能孔；处理器通讯连接相机，处理器用于接收相机获取的照片，通过分析能够透过光线的功能孔的数量，来判断功能孔是否溢胶堵孔。一种组装设备，用于加工手机产品，包括流水线及上述的检测装置，检测装置设置于流水线上，用于对流水线上的产品的功能孔进行检测。
检测装置具有组装设备

[发明专利]一种单发射五级流水处理器的精确异常处理方法-CN201310214646.5有效
发明人：陈庆宇;盛廷义;段青亚;吴龙胜 -专利权人：中国航天科技集团公司第九研究院第七七一研究所
申请日： 2013-05-31 - 公布日： 2013-09-11 - 主分类号： G06F11/07 文献下载
摘要：本发明公开了一种单发射五级流水处理器的精确异常处理方法，在流水线各单元中通过流水级间寄存器组依次相连，流水级间寄存器组中含有异常标志寄存器和指令废除标志寄存器；在取指级中增设异常检测模块、功耗控制模块、三输入或门、多路选择器和快速响应模块。该方法适用于单发射五级流水线处理器的高效率精确异常处理，通过禁止取指单元IF在精确异常发生时向主存请求指令，可以大大提高精确异常发生时的取指效率；通过提前给出指令废除信号，在提高嵌入式处理器的性能的同时降低了功耗
一种发射流水处理器精确异常处理方法

[发明专利]基于同步冗余线程与编码技术的抗单粒子效应系统及方法-CN200910078908.3有效
发明人：和平;于立新;郝丽 -专利权人：北京时代民芯科技有限公司;中国航天时代电子公司第七七二研究所
申请日： 2009-02-27 - 公布日： 2009-10-07 - 主分类号： G06F11/00 文献下载
摘要：基于同步冗余线程与编码技术的抗单粒子效应系统及方法，通过对纠检错编码的研究和改进，使得该编码技术能够快速检测出寄存器堆中发生的单粒子翻转，同时将处理器同步双线程机制设计为冗余双线程机制，当检测到某线程的寄存器堆发生单粒子翻转时，将通过替换为另一个冗余线程的寄存器堆对应存储单元的数据，纠正发生翻转错误的寄存器数据；通过冗余双线程指令级同步执行结果比较机制，判断出流水线电路是否发生单粒子瞬变错误。当发生该错误时通过设计的冗余线程流水线重启机制，快速消除流水线单粒子瞬变错误。本方法较好的解决了处理器中寄存器堆多位单粒子翻转和流水线单粒子瞬变两种常发生而又难解决的问题。
基于同步冗余线程编码技术粒子效应系统方法

[发明专利]一种协议报文的处理方法及系统-CN202010153040.5有效
发明人：秦海洋 -专利权人：烽火通信科技股份有限公司;成都烽火云网信息技术有限公司
申请日： 2020-03-06 - 公布日： 2022-06-17 - 主分类号： H04L49/111 文献下载
摘要：本发明公开了一种协议报文的处理方法及系统，涉及通信技术领域。协议报文的处理方法包括：多核处理器的核从流水线线程队列获取任一条流水线的链路解析线程，执行链路解析线程得到待处理的三层报文；当待处理的三层报文为协议报文时，将协议报文存入为该条流水线配置的缓存队列，并启动一个协议处理线程；一个预先配置的核执行被启动的协议处理线程，以处理协议报文，其中，预先配置的核的数量不少于流水线的数量，执行协议处理线程的时长是根据缓存队列的当前深度确定的。本发明确保协议报文得到及时处理。
一种协议报文处理方法系统

[发明专利]用于多核/众核可编程逻辑控制器的时间裕隙应用流水线平衡-CN201380026256.3有效
发明人： A.马丁内斯卡内多;T.费克廷格;M.A.阿尔法鲁奎 -专利权人：西门子公司
申请日： 2013-04-19 - 公布日： 2017-11-17 - 主分类号： G06F9/45 文献下载
摘要：本发明涉及一种用于为多核/众核可编程逻辑控制器执行时间裕隙流水线平衡的方法，包括在用于多核/众核可编程逻辑控制器(PLC)的程序被执行时对该程序的多个流水线阶段执行(411)运行时间分析，以及对多个系统服务执行运行时间分析，以编译PLC程序和系统服务的性能统计的配置文件；使用性能统计配置文件来计算(413)关于PLC程序的多个流水线阶段的每一个的时间裕隙；以及，对于除最长阶段之外的所有流水线阶段，将每一个流水线阶段的时间裕隙捐献捐献每一个流水线阶段的时间裕隙包括生成由一组指令组成的施主代码，所述指令在被识别为时间裕隙时期的时间段内释放处理器核用于给定的流水线阶段。
用于多核可编程逻辑控制器时间应用流水线平衡

[发明专利]用于数据/信号分析处理系统的运行方法和控制单元、数据/信号分析处理系统、超声运行辅助系统和工作设备-CN201980073196.8在审
发明人： A·文茨勒;M·布罗克曼;C·韦尔特林 -专利权人：罗伯特·博世有限公司
申请日： 2019-07-23 - 公布日： 2021-06-18 - 主分类号： G01S7/292 文献下载
摘要：本发明涉及一种用于尤其是在超声运行辅助系统中的数据/信号分析处理系统(1)的运行方法，在所述数据/信号分析处理系统中，为了分析处理数据和/或信号，在顺序的流水线(10)中构造多个数字信号处理处理器(11、12)，所述运行方法具有第一运行模式并且具有第二运行模式，所述第一运行模式用于借助由所述数字信号处理处理器(11、12)施加的、相对较高水平的计算能力来处理相对较高的计算开销的任务，所述第二运行模式用于借助由所述数字信号处理处理器(11、12)施加的、相对较低水平的计算能力来处理相对较低的计算开销的任务，其中，在所述第一运行模式中，所述顺序的流水线(10)的数字信号处理处理器(11、12)并行运行，并且在所述第二运行模式中，所述顺序的流水线(10)的多个数字信号处理处理器(11、12)中的至少一对数字信号处理处理器(15)在时间上顺序运行。
用于数据信号分析处理系统运行方法控制单元超声辅助工作设备

[实用新型]图像式数据采集系统-CN201720375265.9有效
发明人：刘明;卿莉文;刘波 -专利权人：成都三是科技有限公司
申请日： 2017-04-11 - 公布日： 2017-11-24 - 主分类号： G06K17/00 文献下载
摘要：本实用新型公开了图像式数据采集系统，解决现有技术中工业读码器读取率不高的问题。图像式数据采集系统，包括采集设备和中央处理器，所述采集设备包括设置在生产流水线上方的相机，所述相机将采集到的生产流水线上产品的识别标签发送给中央处理器进行图像处理、读取和上传。
图像数据采集系统

[实用新型]骑马钉防错订装装置-CN201520136226.4有效
发明人：夏险峰 -专利权人：重庆市远大印务有限公司
申请日： 2015-03-11 - 公布日： 2015-07-29 - 主分类号： B42B4/00 文献下载
摘要：本实用新型公开了一种骑马钉防错订装装置，包括位于流水线上支架、位于支架上的骑马钉订书器、摄像头、形状检测器、中央处理器和装订电机，摄像头和形状检测器连接于中央处理器的信号接收端，装订电机连接在中央处理器的信号输出端，装订电机驱动骑马钉订书器下压；摄像头连接在支架上，所述摄像头的镜头朝向流水线；形状检测器包括滑动连接在支架上的第一杆体和第二杆体，第一杆体和第二杆体位于流水线的正上方，且与流水线的运动方向垂直，第一杆体和第二杆体上均设有接近开关
骑马钉防错订装装置

[发明专利]用于可乱序执行指令的处理器的流水线排空-CN201010624755.0有效
发明人：孙红霞;吴永强;王凯峰;朱鹏飞 -专利权人：世意法(北京)半导体研发有限责任公司
申请日： 2010-12-30 - 公布日： 2012-07-04 - 主分类号： G06F9/38 文献下载
摘要：本发明的实施方式涉及用于可乱序执行指令的处理器的流水线排空。具体地，指令流水线的一个实施方式包括第一部分和第二部分。第一部分可操作用于提供有序的第一指令和第二指令；并且第二部分可操作用于响应于第二指令而从数据存储位置读取第一数据，可操作用于响应于第一指令而在读取第一数据之后向该数据存储位置写入第二数据，以及可操作用于响应于在读取第一数据之后写入第二数据而致使流水线的某些但非全部的排空这种指令流水线可以通过仅排空部分流水线而非排空整个流水线来降低由流水线排空引起的处理时间损失和消耗的能量。
用于可乱序执行指令处理器流水线排空

[发明专利]嵌入式处理器的加载/存储单元-CN200910095782.0有效
发明人：严晓浪;丁永林;葛海通;孟建熠 -专利权人：杭州中天微系统有限公司
申请日： 2009-01-22 - 公布日： 2009-09-09 - 主分类号： G06F9/38 文献下载
摘要：一种嵌入式处理器的加载/存储单元，在所述加载/存储单元中，采用全流水线方式读写指令对片上高速缓存进行访问，如果前序指令发生访问缺失时，将引起访问缺失的指令保存到专用访问缺失缓冲器中，并释放流水线资源，后续指令继续访问高速缓存；设置独立的片外更新缓冲器缓存片外存储器的写操作，将片外存储器写操作的快速退休；设置独立的片上更新缓冲器缓存片上高速缓存更新操作，将高速缓存写操作的快速退休。本发明在发生高速缓存访问缺失时，不会阻塞流水线，提升了处理器性能。
嵌入式处理器加载存储单元

[发明专利]双线程处理器-CN200610065331.9有效
发明人： H－Y·陈;S·苏塔迪亚 -专利权人：马维尔国际贸易有限公司
申请日： 2006-03-17 - 公布日： 2006-10-04 - 主分类号： G06F9/38 文献下载
摘要：本发明提供了一种流水线处理器架构或结构、处理器、和方法。在一个实施方案中，所提供的处理器包括：取指令单元，该单元可运行以取出与多个处理器线程相关联的指令；响应于所述取指令单元的译码器；响应于所述译码器的发令逻辑；和寄存器文件，该寄存器文件包括对应于所述多个处理器线程的多个存储体每个存储体可运行从而存储与对应的处理器线程相关联的数据。所述处理器可包括对应于多个处理器线程中每个线程的一组寄存器。组中的每个寄存器可以位于所述处理器的流水线级之前或之后。
双线处理器

[发明专利]处理器流水线的仿真方法、装置和仿真系统-CN202111679215.7在审
发明人：周立博;袁尧;胡金龙 -专利权人：北京中科晶上科技股份有限公司
申请日： 2021-12-31 - 公布日： 2022-04-15 - 主分类号： G06F30/3308 文献下载
摘要：本申请提供了一种处理器流水线的仿真方法、装置和仿真系统，该方法包括：根据指令确定各流水级对应执行指令的操作，处理器流水线包括多个流水级，一个流水级对应执行指令的至少一个操作；确定指令当前所处的流水级，得到目标流水级；执行目标流水级对应的操作；更新各流水级的状态，使得指令进入下一个流水级，直至指令执行完成。该方法的指令执行过程与处理器实际处理过程完全一致，保证仿真结果与实际处理保持一致，避免了现有技术中处理器仿真软件中指令互相独立，即一个指令处理完成再进入下一个指令，导致特定情况仿真结果与实际处理不一致的问题，解决了现有技术中指令集仿真软件的仿真结果与处理器实际执行结果不一致的问题。
处理器流水线仿真方法装置系统

[发明专利]系统芯片中cache与总线接口的统一位宽转换结构及其转换方法-CN201410628082.4有效
发明人：李红桥;肖建青;裴茹霞;娄冕;张洵颖 -专利权人：中国航天科技集团公司第九研究院第七七一研究所
申请日： 2014-11-10 - 公布日： 2015-02-25 - 主分类号： G06F13/16 文献下载
摘要：系统芯片中cache与总线接口的统一位宽转换结构及其转换方法，转换结构包括处理器核以及通过片上总线与处理器核进行数据交互的多个IP核，存储器控制器IP与片外主存储器连通；处理器核包括指令流水线以及接收指令流水线操作指令的命中判断逻辑单元，命中判断逻辑单元与cache总线接口之间设置有访问位宽判断单元和位宽/地址转换单元，命中判断逻辑单元向指令流水线发送判断结果，处理器核通过cache总线接口与片上总线连接。
系统芯片 cache 总线接口统一转换结构及其方法