“单一FPGA”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果34448764个，建议您升级VIP下载更多相关专利

[发明专利]一种FPGA链路参数的分析方法-CN201410157361.7有效
发明人：胡倩倩;张柯柯 -专利权人：广东浪潮大数据研究有限公司
申请日： 2014-04-18 - 公布日： 2018-04-17 - 主分类号： H04L12/26 文献下载
摘要：本发明公开了一种FPGA链路参数的分析方法，针对Intel平台和FPGA互联的系统架构，在调试阶段，通过FPGA自带的调试软件做环回测试，从FPGA发包数据，CPU接收到数据后再环回给FPGA，在这整个通道中用于补偿信道衰减的参数有四个，分别是FPGA发送端的预加重值，CPU接收端的CTLE值，CPU发送端的预加重值以及FPGA接收端的CTLE值，采取分段分析的方法，将CPU端的环回断开，分别分析单一信号传输方向的链路参数，逐个确定这四个变量该方法省去了同时遍历4个变量的繁琐过程，逐步确定各个参数，分析目的性单一明确，大大的提高了效率，同时也提高了参数设置的精确度。
一种 fpga 参数分析方法

[发明专利]一种多通道超声波探伤单线传输信号系统及方法-CN201210367150.7有效
发明人：滕永平;吴迪;张乐 -专利权人：北京交通大学;北京波易达成像技术有限公司
申请日： 2012-09-28 - 公布日： 2013-01-02 - 主分类号： G01N29/22 文献下载
摘要：本发明提供一种多通道超声波探伤单线传输信号系统及方法，由探头（1）连接前端电路（12），通过单一传输线（6）连接后端电路（13）。在后端电路（13）中增加控制信号编码电路（7），把主控FPGA（8）产生的同步信号和控制信号编码成方波信号加载到单一传输线（6）上，在前端电路（12）中增加控制信号解码电路（5），把接收到的方波信号处理后输入到多FPGA通道控制电路（4）专用的FPGA中进行信号解码，然后FPGA通道控制电路（4）进行通道切换至发射电路（2）和接收放大电路（3），放大后的超声信号再通过单一传输线（6）输入到可控增益放大电路（9）
一种通道超声波探伤单线传输信号系统方法

[发明专利]一种多FPGA芯片的网络控制系统及方法-CN202211268345.6在审
发明人：林丰;张明素 -专利权人：深圳市领世达科技有限公司
申请日： 2022-10-17 - 公布日： 2023-06-02 - 主分类号： H04L67/025 文献下载
摘要：本发明适用FPGA芯片技术领域，提供了一种多FPGA芯片的网络控制系统及方法，所述系统包括FPGA芯片阵列、中央处理模块和远程控制模块，FPGA芯片阵列包括M*N个FPGA芯片，远程控制模块通过中央处理模块对FPGA芯片阵列中的单个或多个FPGA芯片的功能操作进行控制，本发明提供的网络控制系统可以通过网络对多个FPGA芯片进行单一控制或批量控制。
一种 fpga 芯片网络控制系统方法

[实用新型]一种基于FPGA的固态存储系统-CN201820279045.0有效
发明人：邹刚;张伯坚;彭鹏 -专利权人：湖南国科微电子股份有限公司
申请日： 2018-02-26 - 公布日： 2018-09-07 - 主分类号： G06F3/06 文献下载
摘要：本申请提供了一种基于FPGA的固态存储系统，所述系统包括FPGA和若干SSD，所述FPGA内置若干主机控制器，所述主机控制器分别与所述SSD连接，所述FPGA通过所述主机控制器管理所述SSD。本申请提供的基于FPGA的固态存储系统，通过在FPGA内置主机控制器，实现多个SSD并行存储，保证固态存储系统具有较大的存储容量和较高的存储速度，解决单一SSD不能满足大容量和高速度的需求。
固态存储系统主机控制器内置并行存储存储容量大容量申请存储保证

[发明专利]一种基于FPGA的物理不可克隆函数加密技术实现方法-CN201910861130.7在审
发明人：余孟春;谢清禄;李鸿 -专利权人：广州麦仑信息科技有限公司
申请日： 2019-09-10 - 公布日： 2019-11-08 - 主分类号： H04L9/08 文献下载
摘要：本发明涉及一种基于FPGA的物理不可克隆函数加密技术实现方法，属数据安全保护技术领域，该方法在外围SoC上，产生特定信息的编码，其编码可为自定义逻辑序列信号，亦可为传统加密序列数据进行序列编码后的输出信号，以其作为FPGA的PLL单元输入激励；输入信号在PLL单元复位信号作用下，经过定制化的多路输出单元，产生对应的响应信息；认证时，将特定密码输入转化为硬件逻辑信号，经过上述系统作用输出，与原始密钥信号对比进行密码认证基于FPGA的硬件可编程性，对密钥原始因子进行硬件逻辑上的定制，多路输出与多路选择(仲裁)共同作用，克服了单一信号单一路径的难以测量及误差，易于FPGA实现，且具有实用性。
物理不可克隆函数加密技术硬件逻辑多路输出单元复位信号作用数据安全保护传统加密单一路径单一信号多路输出多路选择可编程性逻辑序列密码认证密码输入输出信号输入激励系统作用响应信息信号对比序列编码序列数据原始密钥定制化对密钥自定义测量仲裁外围输出认证转化

[发明专利]一种手持式多功能并行操作的测量仪器-CN201110410874.0无效
发明人：宋云衢;刘利伟 -专利权人：江苏绿扬电子仪器集团有限公司
申请日： 2011-12-12 - 公布日： 2012-06-13 - 主分类号： G01R13/02 文献下载
摘要：本发明公开了一种手持式多功能并行操作的测量仪器，包括FPGA和MCU，还包括示波器模拟前端Ⅰ、示波器模拟前端Ⅱ、多用表模拟前端、激励产生器、储存器、电源管理器、后端调理器、高精度ADC和多个高速ADC，所述MCU与FPSA双向连通，所述储存器与FPGA双向连通，所述电源管理器与MCU连通。与现有仪器相比较，系统由MCU和FPGA，辅以外围必要的输入输出信号链，以及高效的电源管理器，FPGA实现各种高速功能，摆脱用户按测试需求被动采购多台功能单一的仪器限制，将多种单一功能的测试模块，也可实现所有测量功能同时工作
一种手持多功能并行操作测量仪器

[发明专利]一种基于分布式FPGA构架的电机模拟器系统-CN202110891710.8在审
发明人：王大方;李琪;金毅;林建华;简方恒;谢昊;郝景阳;许彭斌;杜庆;郭鹏;艾文卓 -专利权人：哈尔滨工业大学(威海);威海天达汽车科技有限公司
申请日： 2021-08-04 - 公布日： 2021-11-02 - 主分类号： G05B19/042 文献下载
摘要：本发明公开一种基于分布式FPGA构架的电机模拟器系统，包括主FPGA控制单元、从FPGA控制单元和从FPGA控制单元阵列，本发明所提出的基于分布式FPGA构架的电机模拟器系统灵活、可扩展，降低对单一FPGA当实际电机模拟器功率需求等级需要变化和调整时，可通过增加和删减级联FPGA控制单元的个数实现对控制系统的灵活调整，从而减小了设计人员重新开发设计整体系统的工作量，本发明适用范围广，使用灵活方便。
一种基于分布式 fpga 构架电机模拟器系统

[发明专利]一种基于云平台中FPGA异构加速基因计算方法-CN201611248027.8在审
发明人：王新胜;刘晓宁;韩良;罗敏 -专利权人：哈尔滨工业大学（威海）
申请日： 2016-12-29 - 公布日： 2017-05-31 - 主分类号： G06F19/00 文献下载
摘要：本发明公开一种基于云平台中FPGA异构加速基因计算方法，通过算法分析，将基因计算区分为用计算机处理器计算慢部分和计算机处理器计算快部分，计算慢部分采用硬件加速，计算快部分采用软件加速，软件加速部分通过云平台实现，硬件加速部分下载到云平台提供的FPGA来实现，最后综合异构加速结果，实现加速。本发明采用通用计算平台和FPGA共同使用的异构计算，相比单一处理单元，FPGA能够通过改变硬件连接关系来达到硬件结构与计算的最优结合，速度更快；相比只使用FPGA的计算而言，异构计算使两种结构的处理单元都能发挥各自的长处，比单一种类处理单元效果更好，在通信接口方面进行加强后增加一次传输的数据量，减少传输次数，更能提高整体的加速效果。
一种基于平台 fpga 加速基因计算方法

[发明专利]一种千兆万兆复合网卡的单一时钟源-CN201110205088.7有效
发明人：姚文浩;郑臣明;王晖;王英;柳胜杰;郝志彬;梁发清;邵宗有;刘新春;杨晓君 -专利权人：曙光信息产业股份有限公司
申请日： 2011-07-21 - 公布日： 2012-02-01 - 主分类号： H04J3/06 文献下载
摘要：本发明提供了一种千兆万兆复合网卡的单一时钟源，所述时钟源由现场可编程晶振，时钟缓冲器，万兆接口芯片和FPGA芯片组成；其中，现场可编程晶振的输出端连接到时钟缓冲器的输入端，时钟缓冲器的输出端连接到万兆接口芯片和FPGA的输入端，FPGA的输出端连接到现场可编程晶振的输入端。通过本发明使得在需要多个晶振的复合网卡中，共享了单一时钟源，有效降低了成本，维护了系统稳定性，并且还可以在任意修改系统参考时钟，有利于系统调试。
一种千兆复合网卡单一时钟

[实用新型]基于FPGA的全能硬件实验箱-CN201621174134.6有效
发明人：汪迎;鲁放;冯家慧;王战伟 -专利权人：郑州大学
申请日： 2016-11-03 - 公布日： 2017-09-05 - 主分类号： G09B23/18 文献下载
摘要：基于FPGA的全能硬件实验箱，包括FPGA程序生成模块、FPGA程序贮存模块、FPGA芯片、可配置逻辑块（CLB）、电源模块、稳压器、可编程输入输出单元（IOB）、CB模块、接入端、FPGA程序检测模块、ＳＢ模块、监测装置、警报装置、状态指示灯、显示器、总线，本实用新型提供了一种基于FPGA的全能硬件实验箱，可编辑输入多种逻辑运算程序，并可重复使用，功能多样，局限性小，且成本较低，不易受损，克服了现有的模电数电实验箱，功能单一、易损害、成本较高的问题，本装置市场潜力大，可以在市场上进行推广。
基于 fpga 全能硬件实验

[发明专利]一种基于FPGA的解密硬件平台-CN201510652274.3有效
发明人：周伟;林伟松 -专利权人：广州慧睿思通信息科技有限公司
申请日： 2015-10-10 - 公布日： 2019-02-01 - 主分类号： H04L9/32 文献下载
摘要：本发明公开的一种基于FPGA的解密硬件平台，其特征在于：包括转发逻辑FPGA模块，分别与转发逻辑FPGA模块的相连的N个相互独立的FPGA解密子模块、ARM管理子模块，以及为转发逻辑FPGA模块、N个相互独立的FPGA解密子模块、ARM管理子模块供电的电源管理模块，所述的N个相互独立的FPGA解密子模块分别与ARM管理子模块相连，N≥2。本发明的解密硬件平台，满足不同的文档破解，解决现有解密设备功能单一，通用性能差的问题。FPGA满足高速数据传输、接口和高频率的数据运算，可解决高速数据传输和高速数据运输的问题，外挂高速大容量的DDR3，解决了彩虹表的存储难题。
一种基于 fpga 解密硬件平台

[发明专利]一种多通道闪存存储系统-CN201810609063.5在审
发明人：谭世伟;房永昌;范志超;于建彬 -专利权人：郑州云海信息技术有限公司
申请日： 2018-06-13 - 公布日： 2018-12-04 - 主分类号： G06F12/02 文献下载
摘要：本发明提供一种多通道闪存存储系统，包括：多个FPGA芯片、用于对FPGA芯片提供的主控接口和地址进行信号处理的DSP芯片、多个内存芯片组、数据总线、控制总线、片选信号线；闪存芯片组包括多个闪存芯片，同一闪存芯片组中的闪存芯片通过公用的数据总线和控制总线与单一的FPGA芯片连接；所有闪存芯片组中的闪存芯片通过独立的片选信号线与FPGA芯片连接；多个FPGA芯片分别与DSP芯片连接；提高了闪存存储系统的传输速率和整体的吞吐量。
闪存芯片组闪存芯片多通道闪存片选信号线存储系统控制总线数据总线闪存存储系统内存芯片组信号处理主控接口公用的速率和吞吐量传输

[发明专利]一种基于FPGA的支持快速除法的可编程DSP-CN202111080085.5在审
发明人：唐润龙;舒毅;贾一平;杨海钢 -专利权人：山东芯慧微电子科技有限公司
申请日： 2021-09-15 - 公布日： 2021-12-14 - 主分类号： G06F7/535 文献下载
摘要：本发明涉及一种基于FPGA的支持快速除法的可编程DSP，属于可编程芯片技术领域。该DSP包括数据预处理模块、循环运算模块、进位保留加法器模块、补码模块和异常判断模块；实现包括计算单一循环4bit商值结果、计算当前循环的商与除数的积、计算部分余数值。本发明以较为低耗的方式，实现了FPGA的运算功能拓展，在现有DSP的基础上进行较小的改动，实现了FPGA除法运算功能的扩展，使得FPGA能够胜任不同需求。
一种基于 fpga 支持快速除法可编程 dsp

[发明专利]非标数字装备可重构通用控制器的实现方法-CN201010280217.4无效
发明人：赵连玉;刘振忠 -专利权人：天津理工大学
申请日： 2010-09-14 - 公布日： 2012-04-04 - 主分类号： G05B19/04 文献下载
摘要：一种非标数字装备可重构通用控制器的实现方法。目前的非标数字装备控制器多是专用控制器，只能是单一控制器对于单一运动学模型的控制器，一旦控制结构改变就要重新设计控制器，不具通用性、互换性和可重构能力。本发明提出一种非标数字装备可重构通用控制器的实现方法。可重构通用控制器硬件结构以工控机为上位机，基于FPGA(FieldProgrammable Gate Array)扩展了下位机板卡，系统实时任务由FPGA完成，并且根据需要对FPGA进行任务配置。
非标数字装备可重构通用控制器实现方法

[发明专利]一种FPGA的测试系统及方法-CN202210798546.0在审
发明人：屈粮富;张大伟;马慧娟 -专利权人：天津普智芯网络测控技术有限公司
申请日： 2022-07-05 - 公布日： 2022-09-09 - 主分类号： G06F11/22 文献下载
摘要：本发明提供一种FPGA的测试系统及方法，包括有待测FPGA和CPU主控，所述CPU主控通过主以太网模块与PC端连接，所述PC端将若干用于测试FPGA内单一功能模块的测试程序传输至CPU主控，所述CPU主控连接有用于存储测试程序的DDR存储模块；所述CPU主控连接有用于存储和传输测试程序的FLASH存储模块，所述FLASH存储模块通过副以太网模块与待测FPGA连接，用于依次将若干测试程序烧录至待测待测FPGA内并使其运行，待测FPGA的运行结果通过数据采集模块传给CPU主控，CPU主控判断待测FPGA不同功能模块的性能。本发明能够百分之百的检测FPGA内所有资源，保证FPGA检测的准确性。
一种 fpga 测试系统方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条