专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1090951个,建议您升级VIP下载更多相关专利
  • [发明专利]控制器、设备控制系统和时间同步方法-CN202210161964.9在审
  • 森若良太;小川邦彦;中村乔之;水口徳人 - 株式会社安川电机
  • 2022-02-22 - 2022-08-30 - H04J3/06
  • 控制器包括:主时钟管理单元,用于将主时钟与外部全局时钟同步,并基于主时钟设置主时间;控制器时钟管理单元,用于将控制器时钟与主时钟同步,执行时间同步以将基于控制器时钟的控制器时间与主时间同步,并将指示同步的控制器时间的控制器时间数据发送到至少一个本地设备;窗设置单元,用于设置与用于时间同步的时钟信号的多个时钟周期对应的多个时间窗;确定单元,用于确定多个时钟周期中的一个时钟周期是否已在多个时间窗中的一个时间窗内开始,该一个时间窗对应于该一个时钟周期;更新控制单元,用于响应于确定该一个时钟周期未在该一个时间窗内开始,暂停与该一个时钟周期对应的时间同步。
  • 控制器设备控制系统时间同步方法
  • [发明专利]半导体器件的时钟生成电路-CN202010528223.0在审
  • 金光淳 - 爱思开海力士有限公司
  • 2020-06-11 - 2021-06-18 - H03K5/156
  • 本申请公开一种半导体器件的时钟生成电路。一种时钟生成电路包括:初步时钟生成电路,其适用于生成具有目标周期的一半的第一初步时钟信号,并且通过将第一初步时钟信号反相来生成第二初步时钟信号;时钟加倍器电路,其适用于通过分别将第一初步时钟信号的周期和第二初步时钟信号的周期加倍来生成第一中间时钟信号和第二中间时钟信号;以及边沿触发器电路,其适用于根据第一初步时钟信号和第二初步时钟信号来触发第一中间时钟信号和第二中间时钟信号,以分别输出具有目标周期的第一输出时钟信号和第二输出时钟信号。
  • 半导体器件时钟生成电路
  • [发明专利]一种冗余主时钟的选取以及切换方法-CN202210247936.9在审
  • 徐艳丽;朱华理;张弢;顾新亭;段勃勃 - 上海映驰科技有限公司
  • 2022-03-14 - 2022-07-29 - H04J3/06
  • 本发明提供一种冗余主时钟的选取以及切换方法,通过将时钟同步节点在预设周期内接收的候选时钟信息和自身当前时钟信息进行比较,并根据比较结果,确认冗余主时钟。同时新增询问机制,在最佳主时钟发生故障后,将最佳主时钟切换为所述冗余主时钟。本发明提供的冗余主时钟的选取方法,能够避免由于冗余技术带来的大量信令交互而导致的带宽资源消耗,从而有效的保障了时间敏感网络技术的性能与服务质量。所述切换方法避免了最佳主时钟故障后,网络主时钟进行切换过程中因所述最佳主时钟与所述冗余主时钟同步信令同时存在而导致同步过程混乱的问题。同时减少因时钟同步信息聚束而导致的信息处理错误问题,从而有效提高时钟同步网络的可靠性和稳定性。
  • 一种冗余时钟选取以及切换方法
  • [发明专利]动态校准实时时钟的方法及装置-CN202210074004.9在审
  • 潘武聪 - 国微集团(深圳)有限公司
  • 2022-01-21 - 2022-05-13 - G06F1/14
  • 本发明公开了一种动态校准实时时钟的方法及装置。其中动态校准实时时钟的方法,包括:步骤1,对基准时钟和待校准的本地时钟的相位进行监控、对齐,并根据周期扩展系数、基础校准周期得到校准周期;步骤2,在每一个校准周期内对本地时钟进行计数,并得到动态校准目标集;步骤3,根据上一个校准周期的动态校准目标集,对本地时钟进行校准。本发明可以对本地时钟进行准确校准,避免了软件校准的延时性以及CPU负担。
  • 动态校准实时时钟方法装置
  • [发明专利]半导体存储器件及其制造方法-CN201210369546.5有效
  • 金宽东 - 爱思开海力士有限公司
  • 2012-09-28 - 2017-03-01 - G11C11/4063
  • 本发明公开了一种半导体存储器件及其操作方法,所述半导体存储器件包括时钟周期反映器,所述时钟周期反映器被配置成将与内部时钟信号的周期信息相对应的时间反映到输入数据信号;数据时钟变换器,所述数据时钟变换器被配置成产生具有与时钟周期反映器的输出信号相对应的相位的同步时钟信号;以及同步输出单元,所述同步输出单元被配置成响应于同步时钟信号而使输入数据信号同步并输出所述输入数据信号。
  • 半导体存储器件及其制造方法
  • [发明专利]时钟信号的相位检测方法、装置及通信设备-CN201910611885.1在审
  • 刘俊;韦兆碧;王珊;雷梦毕;张国俊 - 中兴通讯股份有限公司
  • 2019-07-08 - 2021-01-08 - H04J3/06
  • 本发明实施例提供一种时钟信号的相位检测方法、装置及通信设备,通过对待检测时钟时钟信号根据采样时钟所设定的采样周期进行采样,根据采样信号与相位角度值映关系,获取当前采样周期采样到的时钟信号对应的相位角度值,将相位角度值减去当前采样周期对应的相位差值得到待检测时钟在当前采样周期的初相位值,相位差值为待检测时钟与采样时钟在当前采样周期的相位差值;在采样结束后,即可根据各采样周期得到的初相位值,获取到待检测时钟的终相位值;由于终相位值是根据多次采样周期得到的初相位值得到的,得到的终相位值既具备较高的精度,又具备较好的容错性。
  • 时钟信号相位检测方法装置通信设备
  • [发明专利]使用时钟信号的DC分量偏移的内部时钟失真校准-CN201880083285.6在审
  • 王冠;汤强;A·F·Z·加莱姆 - 美光科技公司
  • 2018-11-13 - 2020-08-07 - H03K5/156
  • 本文揭示具有时钟失真校准电路系统的电路装置及系统的若干实施例。在一个实施例中,电路装置包含电路裸片,其具有用于校准时钟信号的时钟失真校准电路系统。所述时钟失真校准电路系统经配置以比较所述时钟信号的第一电压信号的第一工作周期与所述时钟信号的第二电压信号的第二工作周期。基于所述比较,所述时钟校准电路系统经配置以调整与所述第一电压信号及所述第二电压信号的相应所述第一工作周期及所述第二工作周期中的至少一者相关联的修整值,以校准所述第一工作周期及所述第二工作周期中的至少一者且消除所述时钟信号传播通过所述电路装置的时钟树时所遇到的工作周期失真
  • 使用时钟信号dc分量偏移内部失真校准

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top