|
|
钻瓜专利网为您找到相关结果 7520802个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体器件-CN202010136032.X有效
-
金雄来
-
爱思开海力士有限公司
-
2020-03-02
-
2023-03-28
-
G11C7/22
- 半导体器件包括锁存信号发生电路和训练结果信号发生电路。锁存信号发生电路锁存第一内部控制信号和第二内部控制信号，以产生第一锁存信号和第二锁存信号。第一内部控制信号基于第一内部时钟信号和控制信号而产生，并且第二内部控制信号基于第二内部时钟信号和控制信号而产生。训练结果信号发生电路与基于第一锁存信号和第二锁存信号而产生的第一校准脉冲和第二校准脉冲同步，以从第一锁存信号和第二锁存信号来产生训练结果信号。
- 半导体器件
- [发明专利]移位寄存器-CN201910784133.5有效
-
崔谨镐
-
爱思开海力士有限公司
-
2019-08-23
-
2023-04-04
-
G11C19/28
- 一种移位寄存器包括锁存时钟发生电路和时钟锁存电路。锁存时钟发生电路基于第一内部时钟信号、第一反相内部时钟信号、第二内部时钟信号和第二反相内部时钟信号来产生锁存时钟信号和反相锁存时钟信号。时钟锁存电路同步于从第一内部时钟信号、第一反相内部时钟信号、第二内部时钟信号和第二反相内部时钟信号中选择的一个信号来锁存控制信号。时钟锁存电路还同步于锁存时钟信号或反相锁存时钟信号来锁存被锁存的控制信号，以产生移位控制信号并将其输出。
- 移位寄存器
- [发明专利]锁存电路-CN202010207998.8有效
-
王科竣
-
长鑫存储技术有限公司
-
2020-03-23
-
2022-05-24
-
G11C7/10
- 本发明涉及一种锁存电路。所述锁存电路包括：锁存模块、置位控制模块、复位控制模块和时钟模块。其中，所述锁存模块用于锁存数据模块输入的数据；所述置位控制模块用于控制所述锁存模块输出高电平信号，所述置位控制模块的输入信号包括控制信号和置位信号；所述复位控制模块用于控制所述锁存模块输出低电平信号，所述复位控制模块的输入信号包括所述置位控制模块的输出信号、自测试使能信号和复位信号；所述时钟模块用于为所述锁存模块提供读取时钟信号；其中，所述自测试使能信号决定所述锁存器处于自测试模式或正常工作模式。
- 电路
- [发明专利]一种锁存电路以及车辆控制系统-CN201611183625.1有效
-
吴勤兵
-
法法汽车（中国）有限公司
-
2016-12-20
-
2023-06-30
-
B60R16/023
- 本申请公开了一种锁存电路以及车辆控制系统，该锁存电路包括：逻辑控制模块、状态锁存模块以及输出控制模块，逻辑控制模块的输入端与处理器相连，输出端与状态锁存模块的输入端相连，处理器输出逻辑控制信号至逻辑控制模块，使得逻辑控制模块控制状态锁存模块对第一控制信号进行锁存；状态锁存模块的输出端与输出控制模块的输入端相连，用于将第一控制信号输入至输出控制模块；输出控制模块在第一控制信号的作用下输出第二控制信号，第二控制信号用于控制车辆部件锁存电路在处理器正常工作时，对输出控制模块的输入信号进行锁存，处理器异常时，将锁存的信号输入至输出控制模块，使得输出控制模块可以输出控制信号，以控制车辆部件的正常运行。
- 一种电路以及车辆控制系统
- [发明专利]一种角度位置传感器测量装置-CN202211403790.9在审
-
杜宏斌;王鹏;沈剑飞
-
北京青云航空仪表有限公司
-
2022-11-10
-
2023-04-07
-
G01D18/00
- 本发明公开了一种角度位置传感器测量装置，包括光栅编码器、四倍频电路、计数器、晶振、CPU、锁存器、电机减速器组件、角度位置传感器，其特征在于，还包括分频电路和计数器锁存控制电路，锁存器的锁存控制端接收计数器锁存控制电路的计数器锁存输出信号LOCKOUT，CPU输出的计数锁存输入信号LOCKIN接往计数器锁存控制电路，由计数器锁存控制电路对锁存器进行锁存控制，CPU输出清计数器外部锁存状态信号LOCKCLE；晶振与分频电路连接，分频后的时钟信号CLKIN接往计数锁存控制电路；锁存器通过数据总线接往CPU，角度位置传感器输出外部锁存信号EDGEIN接往CPU，CPU输出电机控制输出信号控制电机减速器组件正转或反转。
- 一种角度位置传感器测量装置
- [发明专利]锁存器架构和锁存电路-CN202110788888.X在审
-
M·拉特扎;M·帕利亚托
-
爱思开海力士有限公司
-
2021-07-13
-
2022-06-07
-
H03K19/0185
- 本文公开一种锁存器架构和锁存电路，锁存器架构包括接收输入数据的输入电路；组合网络，其基于来自输入电路的锁存输入数据提供第一中间数据、第一中间控制信号和第二中间控制信号；一个或更多个第一锁存器，其提供锁存的第一中间数据；第二锁存器，其提供锁存的第一中间控制信号；第三锁存器，其提供锁存的第二中间控制信号；至少一个第四锁存器，其提供输出数据；解码器，其连接到第一锁存器，接收锁存的第一中间数据并提供第二中间数据。至少一个第四锁存器接收基于锁存的第一中间控制信号、锁存的第二中间控制信号和第二中间数据修改的输入信号。第一锁存器至第三锁存器以反相时钟信号操作，且至少一个第四锁存器以非反相时钟信号操作。
- 锁存器架构电路
- [发明专利]半导体器件-CN201811066922.7有效
-
金载镒
-
爱思开海力士有限公司
-
2018-09-13
-
2023-04-07
-
G06F13/16
- 所述半导体器件可以包括多用途命令锁存电路、锁存控制信号发生电路和训练控制电路。所述多用途命令锁存电路可以被配置为使多用途命令与第一分频时钟信号同步以产生第一锁存多用途命令。所述锁存控制信号发生电路可以被配置为同步于第一分频时钟信号而锁存控制信号以产生第一锁存控制信号。训练控制电路可以被配置为基于训练标志而从第一锁存多用途命令和第一锁存控制信号产生用于执行芯片选择信号的训练操作的训练信号。
- 半导体器件
- [实用新型]一种数字频率计及电子设备-CN202022489236.X有效
-
欧小东
-
欧小东
-
2020-11-02
-
2021-06-01
-
G01R23/02
- 本实用新型公开了一种数字频率计，包括振荡及分频模块、信号处理模块、闸门模块、计数器模块、锁存器模块和译码显示模块。被测信号经信号处理模块进行放大、整形、变换后产生被测脉冲信号并输入至闸门模块。振荡及分频模块产生闸门控制信号及第一锁存信号，闸门控制信号进入闸门模块控制闸门的开放/闭合，闸门开放时，被测脉冲信号进入计数器模块进行计数；闸门闭合时，计数器模块计数保持并输出计数数据，计数数据依次通过锁存器模块、译码显示模块进行锁存、显示。还包括长期锁存模块，长期锁存模块产生第二锁存信号，第一锁存信号和第二锁存信号组合控制锁存器模块对计数数据锁存的时间间隔，可灵活控制数据刷新时间间隔。
- 一种数字频率计电子设备
- [发明专利]触发器电路-CN201510861396.3有效
-
廖将翔;陈省华
-
智原科技股份有限公司
-
2015-12-01
-
2020-02-07
-
H03K3/012
- 一种触发器电路，包括第一逻辑电路、第一主锁存器、第二主锁存器以及从属锁存器。第一逻辑电路针对选择信号以及时钟信号进行逻辑运算以产生第一控制信号。第一主锁存器依据第一控制信号接收数据信号，并依据时钟信号及选择信号来锁存数据信号。第二主锁存器依据选择信号以及时钟信号以锁存扫描数据信号，其中，第二主锁存器的输出端直接连接至第一主锁存器的输出端。从属锁存器依据时钟信号以锁存第一、第二主锁存器的输出端上的信号以产生输出信号。
- 触发器电路
|
