“述锁存器 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9174550个，建议您升级VIP下载更多相关专利

[实用新型]控制电路的控制接口及中频电源控制系统-CN201420287509.4有效
发明人：沈佳闻 -专利权人：上海兆力电器制造有限公司
申请日： 2014-05-30 - 公布日： 2014-11-05 - 主分类号： G05B19/04 文献下载
摘要：本实用新型提供一种控制电路的控制接口及中频电源控制系统，其中所述控制接口包括有一锁存器、至少一比较器和分别与每一所述比较器对应的隔离单元，每一所述比较器分别连接至锁存器的输入端，每一所述隔离单元分别连接至锁存器的输出端；每一所述比较器的比较输入端分别接入一基准电压和一中频电源控制电路输出的一电压信号，每一所述比较器的输出端分别输出一状态信号至锁存器，锁存器锁定所述状态信号并将所述状态信号通过与发送所述状态信号的比较器相对应的隔离单元输出
控制电路控制接口中频电源控制系统

[实用新型]一种共享图书柜-CN201821043301.2有效
发明人：吴永祥;刘小康;陆琦 -专利权人：浙江立芯信息科技股份有限公司
申请日： 2018-06-29 - 公布日： 2018-12-28 - 主分类号： G07F17/00 文献下载
摘要：本实用新型公开一种共享图书柜，包括主机柜和存书柜，所述主机柜的侧壁与所述存书柜的侧壁连接；所述主机柜内设有储存模块、刷卡感应模块、控制模块和RFID模块，所述主机柜的前侧设有显示屏和刷卡感应器，所述控制模块分别与所述储存模块、所述刷卡感应模块、所述RFID模块信号、所述显示屏连接，所述刷卡感应模块与所述刷卡感应器信号连接；所述存书柜设有若干存书箱，若干所述存书箱的前侧均设有柜门，若干所述存书箱位于所述柜门一侧均设有电子锁，每一所述电子锁均与所述控制模块信号连接，若干所述存书箱内均设有天线，每一所述天线均与所述RFID模块信号连接。
主机柜书箱感应模块控制模块信号连接刷卡书柜本实用新型刷卡感应器储存模块电子锁图书柜柜门天线显示屏连接侧壁连接人员成本共享侧壁显示屏管理

[实用新型]一种无人值守台球厅的存杆柜-CN202223014298.0有效
发明人：许海波 -专利权人：北京新守心城科技有限公司
申请日： 2022-11-11 - 公布日： 2023-05-12 - 主分类号： A47B81/00 文献下载
摘要：本申请提供一种无人值守台球厅的存杆柜，所述存杆柜包括柜体和柜门，所述柜门上设置有电子智能锁机构，所述柜体内设置有球杆架，所述球杆架上设置有多个球杆锁机构；任一所述球杆锁机构包括第一身份识别组件和电动杆锁组件，所述第一身份识别组件与所述电动杆锁组件电连接，以使所述电动杆锁组件开锁或关锁。本申请具有单个存杆柜能够保护多个用户私有球杆的效果。
一种无人值守台球存杆柜

[实用新型]冻存架-CN201720904896.5有效
发明人：王连春 -专利权人：北京诚名扬科技发展有限公司
申请日： 2017-07-24 - 公布日： 2018-05-08 - 主分类号： B65D81/18 文献下载
摘要：本实用新型公开一种冻存架。所述冻存架包括由顶板、底板、左侧板、右侧板和后侧板围合形成的框体、设于所述框体内且与所述底板和所述顶板平行间隔设置的若干隔板，所述隔板将所述框体内的存储空间分隔形成多个具有存取口的容置单元，所述冻存架还包括与所述左侧板或/和右侧板连接的多个锁止组件，每一所述容置单元至少对应设置一个所述锁止组件，且每一所述锁止组件包括与所述左侧板或/右侧板连接的卡扣及与所述卡扣转动连接的档杆，所述档杆位于所述存取口处并与所述后侧板相对间隔设置本实用新型提供的冻存架结构简单，存取方便，可有效防止存储在容置单元中冻存盒滑落。
冻存架

[发明专利]锁存电路和包括其的半导体存储器件-CN202110035307.5在审
发明人：李桢埈 -专利权人：爱思开海力士有限公司
申请日： 2021-01-12 - 公布日： 2021-12-03 - 主分类号： G11C29/00 文献下载
摘要：本公开提供一种锁存电路和包括其的半导体存储器件。一种锁存电路包括：多个锁存器组，每个锁存器组包括使能锁存器和多个地址锁存器；以及多个锁存宽度调整电路，其分别对应于多个锁存器组，其中，在多个锁存器组的每个中，对应的锁存宽度调整电路设置在对应的锁存器组的使能锁存器和与该使能锁存器相邻的地址锁存器之间，并且在启动操作结束时，根据对应的锁存器组是否被使用来将使能锁存器耦接到相邻的地址锁存器。
电路包括半导体存储器件

[发明专利]栅极驱动电路及其驱动方法、显示装置-CN201810277584.5有效
发明人：陆政华;何宗泽;李硕;陈宇轩;陈秀云 -专利权人：京东方科技集团股份有限公司;北京京东方光电科技有限公司
申请日： 2018-03-30 - 公布日： 2019-08-09 - 主分类号： G09G3/20 文献下载
摘要：该栅极驱动电路包括：若干个扫描输出端；串行数据接口；与所述串行数据接口相连的串并转换电路，用于通过所述串行数据接口接收串行的数据帧，并将其转换为并行的数据帧；与所述串并转换电路相连的锁存器电路，用于在任一所述数据帧接收完成时将所述并行的数据帧存储并输出；分别与所述锁存器电路和每个所述扫描输出端相连的译码器电路，用于在接收到所述锁存器电路输出的数据帧时，在与所述数据帧对应的扫描输出端处输出扫描信号。
栅极驱动电路数据帧串行数据接口锁存器电路扫描输出串并转换电路显示装置并行数据帧存储数据帧接收译码器电路驱动灵活选择输出扫描数据刷新阵列基板输出完成时像素行使能转换制作

[发明专利]一种高可靠低功耗的RFID解调输出电路-CN202211503335.6有效
发明人：王跃;熊建章 -专利权人：安徽电信规划设计有限责任公司
申请日： 2022-11-29 - 公布日： 2023-03-14 - 主分类号： H03D9/06 文献下载
摘要：本申请公开了一种高可靠低功耗的RFID解调输出电路，包括：基准判别电压产生电路、判别锁存电路模块和抗翻转的互锁输出电路，基准判别电压产生电路用于产生一个亚阈值判别低电压和一个亚阈值判别高电压，判别锁存电路模块用以将输入信号判别为判别信号并实现锁存，抗翻转的互锁输出电路，抗翻转的互锁输出电路用以在述输入信号产生翻转时，将整个电路最终的输出信号拉到正确值并输出。利用本发明所提供的电路能有效解决因异步解调器的输出信号的翻转导致的软错误的问题，同时具有低功耗和高可靠性的优点。
一种可靠功耗 rfid 解调输出电路

[实用新型]一种通用型现场总线控制器-CN201922436866.8有效
发明人：单文盛;王晟磊 -专利权人：湖南师范大学
申请日： 2019-12-30 - 公布日： 2020-07-10 - 主分类号： G05B19/042 文献下载
摘要：一种通用型现场总线控制器，接口单元与中央控制模块的I/O口连接，第一锁存器、第二锁存器、第三锁存器、第四锁存器、第五锁存器、第六锁存器、第七锁存器分别与中央控制模块的同一组I/O口连接，本实施例中，第一锁存器、第二锁存器、第三锁存器、第四锁存器、第五锁存器、第六锁存器、第七锁存器分别与中央控制模块的I/O口连接，拨码开关与第一锁存器连接，信号灯接口与第二锁存器和第三锁存器连接，温度传感器与第四锁存器和第五锁存器连接，RAM单元与第六锁存器连接，RS‑485单元与第七锁存器连接，电源单元用于供电。本实用新型采用单片机配合锁存器结构，简化了整个产品结构，使产品能够小型化，且性能稳定，信号传输稳定。
一种通用型现场总线控制器

[实用新型]暂存仓和卡片暂存器-CN201922494528.X有效
发明人：刘刚;文剑锋 -专利权人：深圳市创自技术有限公司
申请日： 2019-12-31 - 公布日： 2020-06-23 - 主分类号： G06K13/08 文献下载
摘要：本实用新型公开一种暂存仓和卡片暂存器，其中，该暂存仓包括：机座；至少一个卡盘，可转动地设于所述机座，所述卡盘设置有多个存卡槽和两个避让槽，两个所述避让槽分别位于多个所述存卡槽的两侧，每一所述避让槽与每一所述存卡槽连通；发卡器，设于所述机座，并对应任一所述存卡槽设置，所述发卡器用于传入卡片；及传动组件，设于所述机座，所述传动组件包括两个相对设置的驱动轮，每一所述驱动轮的至少部分容纳于每一所述避让槽内，两个所述驱动轮配合将所述发卡器传入的卡片导入至任一所述存卡槽内
暂存卡片暂存器

[发明专利]保持触发器-CN201010528756.5有效
发明人：汲世安;沈学聪;李芷岩;李云汉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-11-01 - 公布日： 2011-10-12 - 主分类号： H03K3/012 文献下载
摘要：主从保持触发器包括：主锁存器，用于锁存输入数据信号并基于输入时钟信号输出锁存的主锁存器数据信号；从锁存器，与主锁存器的输出端相连，并用于基于输入时钟信号输出锁存的从锁存器数据信号；以及保持锁存器，嵌入主锁存器和从锁存器之一中
保持触发器

[发明专利]增加锁存器提高OLED面板伽马电压稳定时间的方法-CN202010255959.5有效
发明人：李咏柱;翁文发 -专利权人：广东晟合微电子有限公司
申请日： 2020-04-02 - 公布日： 2021-07-06 - 主分类号： G09G3/3225 文献下载
摘要：本发明涉及一种增加锁存器提高OLED面板伽马电压稳定时间的方法，所述OLED面板的驱动芯片包括锁存器、伽马电压块、解码器和通道放大器，特别的，所述锁存器包括PCLK锁存器、SLATCH锁存器和TLATCH锁存器，所述TLATCH锁存器在SLATCH锁存器当前激活到SLATCH锁存器下一次激活的范围内激活，所述TLATCH锁存器激活后使得伽马电压块和通道放大器正常工作。PCLK锁存器为第一层锁存器，SLATCH锁存器为第二层锁存器，TLATCH锁存器为第三层锁存器。本发明增加了TLATCH锁存器，伽玛稳定时间和通道放大器的设置时间均能得到有效的加长。
增加锁存器提高 oled 面板电压稳定时间方法

[发明专利]用于高运算速度的累加器-CN202210836192.4在审
发明人：李性柱 -专利权人：爱思开海力士有限公司
申请日： 2022-07-15 - 公布日： 2023-06-06 - 主分类号： G06F7/501 文献下载
摘要：一种累加器包括：输入锁存电路，第一输入锁存器，其能够锁存和输出输入数据；第二输入锁存器，其能够锁存和输出奇数锁存数据；以及第三输入锁存器，其能够锁存和输出偶数锁存数据。累加器还包括累加电路，其被配置为将输入数据和从输入锁存电路输出的奇数锁存数据相加以输出奇数累加数据，并且被配置为将输入数据和偶数锁存数据相加以输出偶数累加数据。累加器还包括输出锁存电路，输出锁存电路包括能够锁存从累加电路输出的奇数累加数据并输出奇数锁存数据的第一输出锁存器，并且输出锁存电路包括能够锁存从累加电路输出的偶数累加数据并输出偶数锁存数据的第二输出锁存器
用于运算速度累加器

[发明专利]反馈锁存器电路-CN201680033403.3有效
发明人：叶棋;段政宇;S·J·迪兰;A·达塔 -专利权人：高通股份有限公司
申请日： 2016-03-31 - 公布日： 2018-12-04 - 主分类号： G06F1/04 文献下载
摘要：一种MOS器件包括第一锁存器，第一锁存器被配置有一个锁存器反馈F并且被配置为接收锁存器输入I和锁存器时钟C。第一锁存器被配置为输出Q，其中输出Q是CF、IF和的函数，并且锁存器反馈F是输出Q的函数。第一锁存器可以包括串联堆叠的第一晶体管集合，其中第一晶体管集合包括至少五个晶体管。该MOS器件可以进一步包括耦合到第一锁存器的第二锁存器。第二锁存器可以被配置为在扫描模式中作为锁存器并且在功能模式中作为脉冲锁存器。在扫描模式期间，第一锁存器可以操作为主锁存器并且第二锁存器可以操作为从锁存器。
反馈锁存器电路

[发明专利]触发器电路-CN201510352984.4有效
发明人：刘祈麟;谢尚志;鲁立忠;吴长余 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-06-24 - 公布日： 2019-03-22 - 主分类号： H03K3/012 文献下载
摘要：一种触发器电路，包括第一锁存器、第二锁存器和触发级。第一锁存器被配置为基于第一锁存器输入信号和时钟信号设置第一锁存器输出信号。第二锁存器被配置为基于第二锁存器输入信号和时钟信号设置第二锁存器输出信号。触发级被配置为基于第一锁存器输出信号生成第二锁存器输入信号。触发级被配置为基于第一锁存器输出信号和第二锁存器输出信号使第二锁存器输入信号具有不同的电压摆幅。
触发器电路

[实用新型]一种数字信号输出模块-CN201922447003.0有效
发明人：单文盛;王晟磊 -专利权人：湖南师范大学
申请日： 2019-12-30 - 公布日： 2020-07-10 - 主分类号： H03K19/018 文献下载
摘要：本申请涉及信号传输领域，尤其涉及一种数字信号输出模块，包括输入接口、第一锁存器、第二锁存器、第三锁存器、第四锁存器、输出接口、电源输入部分以及32组光耦单元，第一锁存器、第二锁存器、第三锁存器以及第四锁存器的输入端连接在输入接口上，第一锁存器、第二锁存器、第三锁存器以及第四锁存器的输入端连接在输入接口上，第一锁存器、第二锁存器、第三锁存器以及第四锁存器的输出端分别与8组光耦单元连接，32组光耦单元的输出端分别与输出接口连接，电源输入部分用于供电本申请采用锁存器配合光耦以及三极管的电路设计方式，可最大程度上减小传输中电压波动，降低传输错误的产生。
一种数字信号输出模块

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条