“输出采样数据”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5169305个，建议您升级VIP下载更多相关专利

[发明专利]一种存储器数据采样装置及一种采样控制器-CN200910087727.7有效
发明人：林川 -专利权人：北京中星微电子有限公司
申请日： 2009-06-19 - 公布日： 2010-04-07 - 主分类号： G11C5/00 文献下载
摘要：本发明提供了一种存储器数据采样装置，能够准确地实现存储器芯片输出数据的采样，以提高装置的可靠性。所述存储器数据采样装置包括：存储器芯片和采样控制器。存储器芯片包括：输出数据端口以及输出数据采样时钟端口。采样控制器包括：第一输入单元、第二输入单元以及异步数据缓存器。异步数据缓存器写数据端接收时钟信号并作为输入写时钟，控制将采样数据存储到内部存储器，采样数据存储到内部存储器后，触发缓存器读数据端口从内部存储器读出该采样数据。输出读数据端口在内部寄存器存入新的采样数据的情况下才会被触发，去读取采样数据并将采样数据输出，能够准确地完成存储器芯片数据采样工作。
一种存储器数据采样装置控制器

[发明专利]非线性系统的自适应控制方法及装置-CN202210845212.4在审
发明人：庞中华;赵雪莹;张禹墨;白传栋 -专利权人：北方工业大学
申请日： 2022-07-18 - 公布日： 2022-10-11 - 主分类号： G05B13/04 文献下载
摘要：本发明提供一种非线性系统的自适应控制方法及装置，该方法包括：根据第k采样时刻和第k－1采样时刻的输出数据以及第k－1采样时刻以及之前的v个采样时刻的输入数据，确定第k采样时刻的三角数据模型中时变参数的估计值；根据估计值、第k采样时刻的输出数据以及第k－1采样时刻及之前的v个采样时刻的输入数据确定第k+1采样时刻的预测输出数据，以及其他采样时刻的预测输出数据集合；根据第k采样时刻的预测输出数据和实际输出数据确定第k采样时刻的反馈校正误差；根据预测输出数据集合、反馈校正误差和其他采样时刻的参考信号集合确定被控对象的第k采样时刻的输入数据，实现非线性系统的自适应控制，控制结构简单、灵活，易于推广。
非线性系统自适应控制方法装置

[发明专利]一种用于读数据采样的温度自适应调整方法及装置-CN200910085035.9有效
发明人：林川 -专利权人：北京中星微电子有限公司
申请日： 2009-05-27 - 公布日： 2010-02-10 - 主分类号： G11C7/22 文献下载
摘要：一种用于读数据采样的温度自适应调整方法及读数据采样装置，该装置包括一时钟输出电路、一初次采样电路、一数据同步电路和一温差补偿电路，该温差补偿电路用于使用采样时钟CLK₂₁和CLK₂₂分别对初次采样电路输出的读数据进行第二次采样，在工作温度小于一阈值温度时，将CLK₂₁采样到的读数据延迟k*T后输出，否则，将CLK₂₂采样到的读数据直接输出或延迟(k-1)*T后输出；该数据同步电路以该存储控制器的内部时钟或其延迟后的信号为采样时钟CLK₃，对温差补偿电路输出的读数据或其延迟后的数据进行采样。本发明在高温及低温下都可以稳定地采样到读取的数据，无需软件控制。
一种用于读数采样温度自适应调整方法装置

[发明专利]用于数字预失真系统的信号延迟时间的估计方法-CN201010581258.7有效
发明人：于翠屏;刘元安;黎淑兰;孙凯;都天骄;吴永乐;苏明 -专利权人：北京邮电大学
申请日： 2010-12-06 - 公布日： 2011-05-25 - 主分类号： H04L25/48 文献下载
摘要：一种用于数字预失真系统的信号延迟时间的估计方法，是先采用三阶样条内插方法对功率放大器的输入信号采样数据和输出信号采样数据分别进行内插处理，以使处理后的输入信号采样数据和输出信号采样数据的采样传输速率相等；完成内插操作后，从插值后的输入信号采样数据中取出N个采样数据，并从插值后的输出信号采样数据中取出相应的2N个采样数据，然后采用基于加减运算的延迟估计算法对上述两组数据(输入信号N个采样数据和输出信号2N个采样数据)进行时延估计，从而实现使得输出信号的采样数据和输入信号的采样数据之间的实现同步。
用于数字失真系统信号延迟时间估计方法

[发明专利]半导体装置-CN201710699221.6有效
发明人：鹿又一人 -专利权人：瑞萨电子株式会社
申请日： 2017-08-16 - 公布日： 2023-08-04 - 主分类号： G06F13/42 文献下载
摘要：本发明提供了一种即使当串行数据的传送速率改变时也能适当地执行均衡的半导体装置。一种半导体装置，包括：加法电路，将输入数据和反馈数据相加并输出加和数据；第一采样电路，对来自所述加法电路的所述加和数据进行采样并输出采样数据；乘法电路，将来自所述第一采样电路的所述采样数据乘以抽头系数以产生所述反馈数据；抽头系数确定电路，在来自所述第一采样电路的所述采样数据的基础上确定所述抽头系数；以及校准电路，调整自所述第一采样电路输出所述采样数据直到与所输出的采样数据相对应的所述加和数据被供应给所述第一采样电路为止的延迟时间
半导体装置

[实用新型]充电装置及其输出采样装置-CN201720305821.5有效
发明人：李仲卿;陈宗静;黄江鹏 -专利权人：深圳市前海中电新能源科技有限公司
申请日： 2017-03-27 - 公布日： 2017-11-14 - 主分类号： B60L11/18 文献下载
摘要：本实用新型适用于充电技术领域，提供了一种充电装置及其输出采样装置。该输出采样装置包括采样单元、数据缓冲单元、计数单元和处理单元；采样单元分别与数据缓冲单元和处理单元相连，处理单元还与数据缓冲单元和计数单元相连；采样单元实时对充电装置的输出电压和/或电流进行采样；数据缓冲单元存储采样单元得到的采样值；处理单元将当前采样值与当前平均值进行比较；计数单元根据处理单元的比较结果进行计数；处理单元接收计数结果，以及生成清空数据缓冲单元中存储的采样值的控制指令，发送给数据缓冲单元。该输出采样装置不续耗费大量存储资源，能够较快的对充电装置的输出进行采样监测，实现对充电装置输出的快速响应。
充电装置及其输出采样

[发明专利]一种防拆检测保护电路、实现方法和防拆芯片-CN201910146522.5在审
发明人：王震;杨敬;张家桦 -专利权人：大唐微电子技术有限公司
申请日： 2019-02-27 - 公布日： 2019-05-21 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种防拆检测保护电路、实现方法和防拆芯片，其中，所述防拆检测保护电路包括：动态数据发生模块、动态采样模块、动态采样检测模块和输出模块；所述动态数据发生模块用于产生动态数据，将所述动态数据输出至外壳绕线的一端；所述动态采样模块用于从外壳绕线的另一端采集数据；所述动态采样检测模块分别与所述动态数据发生模块和动态采样模块相连，用于将所述动态数据发生模块输出的所述动态数据与所述动态采样模块采集到的数据进行对比，输出对比结果；所述输出模块与所述动态采样检测模块相连，用于在所述动态采样检测模块输出的对比结果为不相同时，输出总报警信号。本发明实施例通过输出动态数据，提高了防拆检测保护的安全性。
动态数据动态采样模块动态采样发生模块防拆检测检测模块输出电路对比结果输出模块防拆绕线芯片报警信号采集数据采集

[发明专利]一种多采样率振动数据记录方法及装置-CN201810755464.1有效
发明人：杨永友;底青云;王自力;陈文轩;王中兴;洪林峰;谢棋军;张天信 -专利权人：中国科学院地质与地球物理研究所
申请日： 2018-07-11 - 公布日： 2019-08-06 - 主分类号： G01H17/00 文献下载
摘要：本发明公开了一种多采样率振动数据记录方法，包括以f1采样率对传感器输出的模拟数据进行模数转换，输出采样率为f1的数字格式数据；对所述采样率为f1的数字格式数据进行实时分析得到统计数据，并存储所述统计数据；对采样率为f1的数字格式数据进行抽样，输出采样率为f2的数字格式数据；对采样率为f2的数字格式数据再进行抽样，输出采样率为f3的数字格式数据，重复抽样步骤，输出采样率为fn的数字格式数据；对所述采样率为fn的数字格式数据进行连续存储；对所述采样率为f1至fn‑1的数字格式数据进行间断存储。与传统的连续存储格式相比，本发明通过产生多种采样率的数据流，可以有效降低数据存储量，同时又可以分析出振动数据特性。
数字格式数据采样率输出采样率振动数据连续存储统计数据抽样存储数据存储量抽样步骤模拟数据模数转换实时分析数据流传感器传统的记录输出重复分析

[发明专利]用于噪声降低的数据检测的系统和方法-CN200980117865.3无效
发明人：杨少华;李元兴;R·劳斯马伊尔;宋宏伟;刘靖峰;谭卫军 -专利权人： LSI公司
申请日： 2009-04-17 - 公布日： 2011-04-27 - 主分类号： G11B20/24 文献下载
摘要：本发明的多种实施例提供了用于数据处理的系统和方法。例如，本发明的某些实施例提供了噪声降低的数据处理电路。所述电路包括选择器电路、采样集平均电路、以及数据检测电路。所述选择器电路基于选择控制信号提供新的采样集或者平均采样集作为采样输出。所述采样集平均电路接收所述新的采样集并提供所述平均采样集。所述平均采样集基于所述新的采样集的两个或更多个实例。所述数据检测电路接收所述采样输出，并且对所述采样输出执行数据检测算法，并提供所述选择控制信号和数据输出。
用于噪声降低数据检测系统方法

[发明专利]电流采样和保持电路及方法以及解多路复用器及显示设备-CN200410095111.1有效
发明人：申东蓉 -专利权人：三星SDI株式会社
申请日： 2004-09-30 - 公布日： 2005-04-13 - 主分类号： G09G3/32 文献下载
摘要：一种数据采样和保持电路，具有电流源型的输入端和电流宿型的输出端。该采样和保持电路包括第一晶体管，电容，以及多个开关，用于采样和保持吸收到数据驱动器输出端的数据电流。当所采样和保持的数据电流施加到数据线上时，数据电流吸收到采样和保持电路的输出端上。该采样和保持电路与具有电流宿型输出端的数据驱动器一起使用。
电流采样保持电路方法以及多路复用显示设备

[发明专利]一种高速并行接口电路-CN201110447054.9有效
发明人：章睿;刘欢;王智;刘勇 -专利权人：成都三零嘉微电子有限公司
申请日： 2011-12-28 - 公布日： 2012-06-27 - 主分类号： H03K19/0175 文献下载
摘要：本发明适用于数字通信领域，提供了一种高速并行接口电路，包括：接收数据并整形的LVDS接收模块；与LVDS接收模块连接，在采样时钟下对LVDS接收模块输出的数据进行采样并转换为并行数据的采样转换模块；与采样转换模块连接，为采样转换模块提供采样时钟，并根据采样转换模块输出的数据调整采样时钟至最佳采样点的位同步模块；以及与位同步模块连接，对位同步模块输出的数据进行移位调整的字同步模块。本发明采用纯数字的采样时钟相位调整和字调整方式对源同步数据进行准确采样和恢复，通过对训练数据采样时钟相位的计算反馈输出到采样时钟的多路选择器来改变采样时钟的相位，从而使时钟采样发生在数据有效窗口的中央。
一种高速并行接口电路

[实用新型]一种高速并行接口电路-CN201120558396.3有效
发明人：章睿;刘欢;王智;刘勇 -专利权人：成都三零嘉微电子有限公司
申请日： 2011-12-28 - 公布日： 2012-08-29 - 主分类号： H03K19/0175 文献下载
摘要：本实用新型适用于数字通信领域，提供了一种高速并行接口电路，包括：接收数据并整形的LVDS接收模块；与LVDS接收模块连接，在采样时钟下对LVDS接收模块输出的数据进行采样并转换为并行数据的采样转换模块；与采样转换模块连接，为采样转换模块提供采样时钟，并根据采样转换模块输出的数据调整采样时钟至最佳采样点的位同步模块；以及与位同步模块连接，对位同步模块输出的数据进行移位调整的字同步模块。本实用新型采用纯数字的采样时钟相位调整和字调整方式对源同步数据进行准确采样和恢复，通过对训练数据采样时钟相位的计算反馈输出到采样时钟的多路选择器来改变采样时钟的相位，从而使时钟采样发生在数据有效窗口的中央
一种高速并行接口电路

[发明专利]信号基线处理装置及处理方法-CN200710075884.7有效
发明人：黄大欣;史兴;赵天锋;祁欢 -专利权人：深圳迈瑞生物医疗电子股份有限公司
申请日： 2007-07-13 - 公布日： 2009-01-14 - 主分类号： G01N15/12 文献下载
摘要：本发明公开了一种针对包含分布不均匀的脉冲和变化缓慢的基线的信号的基线处理装置，此装置包括：A/D采样单元，用于对计数信号进行采样，得到采样数据；基线提取单元，用于输入采样数据，当输入的采样数据个数≥N后，每次按采样顺序对N个采样数据按大小进行排序，输出该N个采样数据中大小等于中间值的任一采样数据A，其中，所述N个采样数据的宽度远大于数字信号中的单个脉冲宽度，小于基线漂移的宽度，且大于在该分布宽度内所有脉冲宽度总和的2倍；相位补偿单元，用于输入数字信号，并按照先入先出的顺序输出采样数据B，相位补偿单元的宽度为M，且M＝N/2；第一减法器，用于输入采样数据A和采样数据B，并将采样数据B减去采样数据A后作为去基线数据输出
信号基线处理装置方法

[发明专利]采样电路和使用采样电路的半导体存储器件-CN201811408074.3有效
发明人：金宝滥;权大汉 -专利权人：爱思开海力士有限公司
申请日： 2018-11-23 - 公布日： 2023-04-25 - 主分类号： G11C7/10 文献下载
摘要：本发明公开了一种采样电路和使用采样电路的半导体存储器件。所述采样电路可以包括第一定时确定电路、第二定时确定电路和采样数据输出电路。所述第一定时确定电路可以响应于第一采样定时信号来确定采样数据的第一定时。所述第二定时确定电路可以响应于第二采样定时信号来确定所述采样数据的第二定时。所述采样数据输出电路可以响应于来自所述第一定时确定电路和所述第二定时确定电路的输出，来在所述第一定时与所述第二定时之间输出具有所述数据的有效数据值的所述采样数据。
采样电路使用半导体存储器件

[发明专利]一种SERDES数据速率自适应系统及SERDES-CN201710089673.2在审
发明人：邹晓峰 -专利权人：郑州云海信息技术有限公司
申请日： 2017-02-20 - 公布日： 2017-08-18 - 主分类号： H04L1/00 文献下载
摘要：本申请公开了一种SERDES数据速率自适应系统及SERDES，其中，所述SERDES数据速率自适应系统通过所述数据采样模块对所述串行输入用户数据以所述第一采样频率进行过采样，以实现数据速率的提升，使向SERDES输出的高频数据能够满足SERDES的数据速率的要求；并且所述数据采样模块还可以对所述SERDES输出的数据利用所述第二采样频率进行过采样数据的恢复，以保证所述SERDES数据速率自适应系统的输出数据的正确性
一种 serdes 数据速率自适应系统

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条