“译码延迟”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果91380个，建议您升级VIP下载更多相关专利

[发明专利]基于TDC的FPGA电路传输延迟测试系统和方法-CN201610199881.3在审
发明人：来金梅;石超;王健 -专利权人：复旦大学
申请日： 2016-03-31 - 公布日： 2016-08-10 - 主分类号： G01R31/28 文献下载
摘要：本发明属于集成电路技术领域，具体为基于TDC方法的FPGA电路传输延迟测试系统和方法。本发明测试系统包括：待侧电路模块、测试激励生成模块、TDC模块、译码输出模块、时间校准模块和控制模块。本发明利用TDC方法对延迟链计数，可以较为方便的测出FPGA内部电路的传输延迟；利用FPGA芯片的内部资源，构建BIST（内建自测试）进行测试，具有测试成本低，抗干扰性好，可移植性强，不依赖测试工具等特点对于FPGA内部各类传输延迟参数，包括：可编程逻辑单元（CLB），可编程输入输出单元（IOB）、块存储器（BRAM）、数字信号处理器（DSP）、可编程互联等FPGA组成模块电路的开关参数、互联延迟、组合逻辑延迟、CLK‑Q延迟的测试方面具有很好的应用价值。
基于 tdc fpga 电路传输延迟测试系统方法

[发明专利]一种基于DLL的压控环振型两段式时间数字转换电路-CN201410507854.9在审
发明人：吴金;宋科;畅灵库;姚群;孙东辰;郑丽霞;孙伟锋;高新江;张秀川 -专利权人：东南大学
申请日： 2014-09-28 - 公布日： 2015-01-21 - 主分类号： H03L7/08 文献下载
摘要：压控延迟单元的延迟时间受延迟链中延迟单元的级数与DLL调控，在DLL控制下压控环振产生的高频稳定时钟驱动多位伪随机序列LFSR计数，实现粗计数测量功能。高段粗计数TDC承担扩展转换量程的作用；与此同时，采用DLL调制的N级压控延迟环震荡结构，通过对环路中各节点均匀分布的相位分辨实现对粗测量TDC量化误差时间的细量化，从而提高量化精度。为兼顾降低面积与减小数据误码的共同要求，低段TDC采用内置的同频冗余译码处理方式。
一种基于 dll 压控环振型两段式时间数字转换电路

[发明专利]一种适用于层间并行译码器的QC-LDPC码构造方法-CN201210170277.X有效
发明人：董明科;郑雅丹;张建军;吴建军;金野 -专利权人：北京大学
申请日： 2012-05-28 - 公布日： 2012-10-10 - 主分类号： H03M13/11 文献下载
摘要：本发明涉及一种适用于层间并行译码器的QC-LDPC码构造方法，1）初始化QC-LDPC码校验矩阵参数；根据并行行分层译码器电路要求设置延迟值Γ；设置QC-LDPC码校验矩阵H中循环偏移量基础矩阵Hb的每一行的偏移量利用Block-PEG算法构造QC-LDPC码的循环偏移量基础矩阵Hb，构造所述H矩阵对应的基础校验矩阵二分图的连接及权重时，满足条件：同一变量节点与校验节点的任意两个连接之间的权重间距Δ不小于设置的延迟值本发明方法基于PEG算法，在QC-LDPC码设计过程中，规划了校验矩阵中每列的偏移量间距，保证所造码能适用于全并行行分层译码器结构。
一种适用于并行译码器 qc ldpc 构造方法

[发明专利]一种点积运算装置-CN202211270781.7在审
发明人：王中风;李琼;方超 -专利权人：南京大学
申请日： 2022-10-17 - 公布日： 2022-12-30 - 主分类号： G06F17/16 文献下载
摘要：本申请提供一种点积运算装置，所述点积运算装置包括：译码模块、符号与指数运算模块、指数比较求差模块、尾数乘法模块、加法器、有效数对齐模块、符号处理与尾数相加模块、尾数归一与指数调整模块和编码与舍入模块，由于采用融合操作，在加法器内无需进行中间结果的译码和编码与舍入功能，导致本申请所需译码模块和编码与舍入模块的数量减少，因此减小了硬件面积和硬件功耗；并且，由于减少了译码模块和编码与舍入模块，因此计算的关键路径缩短，从而减小了计算延迟
一种运算装置

[发明专利]一种Turbo码编码器、译码器及编码、译码方法-CN200810239147.0有效
发明人：陈军;孙韶辉;索士强;王正海;王映民 -专利权人：大唐移动通信设备有限公司
申请日： 2008-12-10 - 公布日： 2010-06-23 - 主分类号： H03M13/29 文献下载
摘要：本发明还公开了一种译码器及译码方法。本发明公开的技术方案，降低了编译码的复杂度、处理延迟，提高了编译码的处理速度。
一种 turbo 编码器译码器编码译码方法

[发明专利]一种高速缓存处理方法及协议处理器高速缓存控制单元-CN201310004920.6有效
发明人：周恒钊;陈继承 -专利权人：浪潮（北京）电子信息产业有限公司
申请日： 2013-01-07 - 公布日： 2013-05-01 - 主分类号： G06F12/08 文献下载
摘要：本发明公开了一种高速缓存处理方法及协议处理器高速缓存控制单元，高速缓存控制单元包括解析调度模块、标签阵列模块、数据阵列模块、接口通信模块；解析调度模块用于将译码数据发送至标签阵列模块，将译码数据和译码地址发送至标签阵列模块和数据阵列模块标签阵列模块用于根据译码数据判断出命中的路的标识称为命中信息。数据阵列模块用于选通命中信息中相应路的数据。接口通信模块用于转发命中成功信息或者还同时转发从数据阵列模块接收到的数据。本发明以高速缓存控制单元与协议处理流水线的同步高速缓存操作方式取代现有的异步操作方式，消除了异步操作方式带来的高速缓存访问延迟问题。
一种高速缓存处理方法协议处理器控制单元

[发明专利]基于双环结构的时钟数据恢复控制器-CN201310395015.8有效
发明人：刘辉华;李磊;周婉婷;李平;房磊 -专利权人：电子科技大学
申请日： 2013-09-03 - 公布日： 2014-01-01 - 主分类号： H03L7/099 文献下载
摘要：本发明公开了一种基于双环结构的时钟恢复控制器，具体包括：鉴相单元、脉冲均化单元、4bit滤波单元、双向移位寄存器单元、格雷码计数与译码电路单元和数据延迟控制电路单元。本发明提供的时钟恢复控制器完全由数字模块构成，通过增加数据延迟控制电路单元加入了数据延迟控制环，进而可以通过时钟环路和数据环路两种控制方式，通过两个控制环路的协同工作，达到快速恢复时钟的目的，能加快环路锁定
基于结构时钟数据恢复控制器

[发明专利]帧转换器和转换方法,数字摄像机以及监视系统-CN00118876.3有效
发明人：篠原利章;都築健吾;佐佐木雄飞 -专利权人：松下电器产业株式会社
申请日： 2000-06-22 - 公布日： 2001-03-28 - 主分类号： H04N7/24 文献下载
摘要：一种图像数据传输系统,可减少由图像数据的压缩处理而引起的延迟。所述图像数据传输系统包括摄像机,用于压缩编码的图像数据和传输被压缩编码的图像数据;译码器控制装置,监视器和LAN。当被控制的摄像机使用许多功能当中的受由于压缩编码而引起的延迟的影响的功能时,在该摄像机中实行减少所述延迟的压缩编码。
转换器转换方法数字摄像机以及监视系统

[发明专利]时间对数字转换器及其方法-CN200710104294.2有效
发明人：林嘉亮 -专利权人：瑞昱半导体股份有限公司
申请日： 2007-05-25 - 公布日： 2008-03-05 - 主分类号： H03M1/00 文献下载
摘要：披露了一种时间对数字转换器(time－to－digital converter，TDC)，且此时间对数字转换器包含用以接收一第一时钟及用于产生多个已延迟时钟的多个并联电路；用以在一第二时钟的一边缘(edge)上的已延迟时钟分别地进行接收及取样以产生多个决定信号的多个取样电路；以及用以接收前述的决定信号及相应的产生一数字输出信号的一译码器。
时间数字转换器及其方法

[发明专利]一种基于上行闭环同步控制获取控制字的方法-CN200810222262.7有效
发明人：史满姣;王亮 -专利权人：普天信息技术研究院有限公司
申请日： 2008-09-12 - 公布日： 2010-03-17 - 主分类号： H04B7/26 文献下载
摘要：本发明公开了一种基于上行闭环同步控制获取控制字的方法，基站BS进行联合检测，获取传输格式组合指示TFCI信息，并对TFCI进行译码；如果TFCI译码结果不在高层配置的TFCI范围内，产生不调的控制字CW；否则，根据训练序列进行信道估计并获取一定延迟后的信道冲击响应峰值位置；计算一定延迟后的信道冲击响应峰值位置与外环同步设定的目标信道冲击响应峰值位置的差值，并根据差值与预设的信道冲击响应峰值位置差值门限值
一种基于上行闭环同步控制获取方法

[发明专利]指令处理方法及装置-CN202110414196.9有效
发明人：田昱;王磊;胡金龙 -专利权人：北京中科晶上科技股份有限公司
申请日： 2021-04-16 - 公布日： 2023-05-30 - 主分类号： G06F9/38 文献下载
摘要：该方法包括：在流水线的译码级对程序中的转移指令进行译码时，确定转移指令对应的延迟槽的数量；在流水线的执行级对转移指令进行执行时，确定对应数量的延迟槽在流水线中占据的目标流水级，并冲刷目标流水级之后的流水级中的指令
指令处理方法装置

[发明专利]家庭影院音响输出控制装置及其方法-CN200510036938.X无效
发明人：韩栋云;金智慧;成恒东 -专利权人：乐金电子（惠州）有限公司
申请日： 2005-09-01 - 公布日： 2007-03-07 - 主分类号： H04N5/60 文献下载
摘要：本发明的构成包括：向显示器和AV接收机分别传送压缩形态的视频信号、音频信号的A/V源装置；将从A/V源装置输入的视频信号进行译码处理，并显示于画面的显示器；通过UWB无线线路输入的音频信号进行译码，并通过UWB无线线路传送至扬声器设备，以其扬声器设备各自位置信息和使用者位置信息为根据，决定扬声器的音响输出延迟时间，并传送调节音响输出大小的控制信号的AV接收机；根据AV接收机的要求，利用UWB高清晰度特性，测定各设备间距离的延迟时间，将结果传送至AV接收机，并根据控制信号控制音响输出大小的扬声器设备。
家庭影院音响输出控制装置及其方法

[发明专利]用于混合自动重传请求无线网络中的缓冲器管理的协作计时器与重传计数器-CN200980000303.0有效
发明人：陈义升 -专利权人：联发科技股份有限公司
申请日： 2009-03-06 - 公布日： 2010-03-24 - 主分类号： H04L1/08 文献下载
摘要：若(i)接收器无法译码子突发，或(ii)在预定重传延迟间隔内未接收到混合自动重传请求子突发的重传，增大接收器中的重传计数器。发送器与接收器之间预先协商设置预定重传延迟间隔与最大重传次数的参数。在另一实施例中，当接收到不能被译码的混合自动重传请求的传送后，接收器中一新的计时器指示经过第一阈值时间，标记缓冲器中的信息，若该计时器指示经过第二阈值时间，清除已标记信息。
用于混合自动请求无线网络中的缓冲器管理协作计时器计数器

[发明专利]最大似然译码装置和信息再现装置-CN200780007240.2无效
发明人：山本明 -专利权人：松下电器产业株式会社
申请日： 2007-10-15 - 公布日： 2009-03-25 - 主分类号： G11B20/14 文献下载
摘要：本发明提供一种最大似然译码装置，在该装置中，当发生欠采样时，选择器(205～207)不选择来自分支度量计算部(202～204)的分支度量而选择“0”值，路径度量计算部208根据上述选择器(205～207输入到上述分支度量计算部(202～204)的最大似然译码对象的输入信号(wsdt_d)考虑上述选择器(205～207)选择“0”值的欠采样发生情况而被调整为延迟了相当于其发生时的时钟数的信号。因此，在发生欠采样时也能够得到正确的译码结果并确保正常工作。
最大译码装置信息再现

[发明专利]一种低密度校验码的译码方法及装置-CN200910084620.7有效
发明人：胡树楷;王正海;陈军;肖国军;孙韶辉 -专利权人：大唐移动通信设备有限公司
申请日： 2009-05-18 - 公布日： 2010-11-24 - 主分类号： H03M13/11 文献下载
摘要：本发明公开了一种低密度校验码的译码方法及装置，包括：按Min-Sum方法对LDPC码译码至利用前向后向算法时的核心操作步骤；在利用前向后向算法时的核心操作步骤中计算q维矢量中的分量时，利用一阶麦克劳林MacLaurin从而可以降低处理延迟，提高数据处理速度，以及减少硬件实现开销。
一种密度校验码译码方法装置