“解码指令”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果455535个，建议您升级VIP下载更多相关专利

[发明专利]一种用于提供解码指令的装置和方法-CN201910903863.2在审
发明人：艾迪·拉皮雷;纪尧姆·博尔贝内斯;胡德哈法·布兹古鲁;吕克·俄里恩 -专利权人： ARM有限公司
申请日： 2019-09-24 - 公布日： 2020-04-14 - 主分类号： G06F9/30 文献下载
摘要：提供了一种用于提供解码指令的装置和方法。所述装置具有用于从存储器中取出指令的取出电路。解码电路然后用于对取出的指令进行解码以便产生用于由执行电路执行的解码指令流，并且解码指令缓存用于存储解码指令。当解码指令被随后确定为已存储在解码指令缓存中时，那么可在解码指令流中输出来自解码指令缓存的解码指令，从而避免重新解码。分配电路用于分配用于存储解码指令的缓存块，并且当已为来自特定取出区组的数个现有解码指令分配了缓存块、并且然后由解码电路随后产生来自该特定取出区组的数个附加解码指令时，分配电路被布置为：更新已分配的缓存块以提供现有解码指令和附加解码指令两者
一种用于提供解码指令装置方法

[发明专利]一种UHF RFID分步式指令解码方法及芯片-CN201911381404.9有效
发明人：刘俊伟;向晓安 -专利权人：成都达安众科技有限公司
申请日： 2019-12-27 - 公布日： 2023-05-05 - 主分类号： H03M13/11 文献下载
摘要：本发明公开了一种UHF RFID分步式指令解码方法及芯片，包括：第一步解码：对输入的待解码指令进行解码，如果解码结果符合对应位数指令的条件，则结束指令解码，并输出对应的指令；否则输出使能信号，使能相应的数据位解码；第n步解码：根据使能信号，对当前输入指令和前n‑1步解码输出的使能信号进行解码，如果解码结果符合对应位数指令的条件，则结束指令解码，并输出对应的指令；否则输出使能信号，使能相应的数据位解码；所述n≥2其中，输入的待解码指令长度为定长度或不定长度且小于UHF RFID协议中的待解码指令的最大长度P，解决了传统的整体指令解码过程中解码长度较短的指令时，电路内部节点的冗余翻转带来的问题，有效降低解码期间的功耗
一种 uhf rfid 分步指令解码方法芯片

[发明专利]多指令集的指令预解码-CN200910006111.2有效
发明人： P·R·格林哈尔格;A·C·罗斯;S·J·克拉斯克 -专利权人： ARM有限公司
申请日： 2009-01-23 - 公布日： 2009-07-29 - 主分类号： G06F9/38 文献下载
摘要：本发明涉及多指令集的指令预解码。提供了一种数据处理设备，其具有用来生成预解码的指令的预解码电路10，预解码的指令被存储在指令高速缓存20中。来自指令高速缓存20的预解码的指令被解码电路45，50，46读取，并用来形成控制与预解码的指令对应的处理操作的控制信号。最初取出的程序指令可以属于多个指令集中的各个指令集。来自一个指令集的指令被预解码电路10预解码成预解码的指令，预解码的指令具有共享格式以表示与从另一个指令集中取得的相应指令共享的功能性。通过这种方式，解码电路的共享部分可以关于来自这两个不同指令集中的指令的共享功能性生成控制信号。
指令解码

[发明专利]处理器及其流水线结构、指令执行方法-CN202310501970.9在审
发明人：龚佳华;石刚 -专利权人：苏州萨沙迈半导体有限公司;上海萨沙迈半导体有限公司;天津智芯半导体科技有限公司;合肥智芯半导体有限公司
申请日： 2023-05-06 - 公布日： 2023-06-06 - 主分类号： G06F9/38 文献下载
摘要：本发明公开了一种处理器及其流水线结构、指令执行方法，其中，处理器的流水线结构包括：取指单元，被配置为获取多条指令，并对多条指令进行压缩操作，生成压缩指令；解码单元，被配置为对压缩指令进行解码操作，生成解码指令；执行单元，被配置为根据解码指令，同时执行解码指令对应的多条指令；写回单元，被配置为获取每条指令对应的执行结果，并将执行结果写回寄存器。该流水线结构的取指单元将多条指令压缩成一条指令，解码单元对压缩指令进行解码操作，生成执行单元可以识别的解码指令，执行单元同时执行解码指令对应的多条指令，提升了处理器的执行效率。
处理器及其流水线结构指令执行方法

[发明专利]一种数据解码方法、终端及存储介质-CN201910195277.7在审
发明人：韩宝军;周劼;王京;杨建设;姜楠 -专利权人：北京龙贝世纪科技股份有限公司
申请日： 2019-03-14 - 公布日： 2019-07-05 - 主分类号： G06K7/14 文献下载
摘要：本发明实施例涉及通信技术领域，公开了一种数据解码方法。本发明中，获取二维码中的数据信息；根据数据信息获取第一解码指令；将第一解码指令与第二解码指令进行拼接，获取解码指令组，其中，第二解码指令位于终端内；根据解码指令组对数据信息进行解码。使得完成对解码指令组的拼接之后，才能实现对二维码中数据信息的解码，从而保证了二维码数据的安全性。
解码指令数据信息数据解码解码二维码拼接数据信息获取通信技术领域终端二维码数据存储介质组对保证

[发明专利]指令控制装置以及指令控制方法-CN200780053381.8无效
发明人：吉田利雄 -专利权人：富士通株式会社
申请日： 2007-06-20 - 公布日： 2010-03-31 - 主分类号： G06F9/38 文献下载
摘要：本发明在具有执行多个由一系列表示处理的指令组成的线程的SMT功能的CPU(10)中，包括：解码部(109)，对多个线程的指令表示的处理进行解码；指令缓冲器(104)，从线程获取指令并保持，按照线程中的顺序将保持的指令注入解码部(109)；和执行流水线(220)，执行由解码部(109)解码的指令的处理；解码部(109)在上述指令解码时，确认该指令可执行的条件是否具备，对于条件不具备的指令以后的由指令缓冲器(104)保持的指令，对该解码部(109)请求再次注入。
指令控制装置以及方法

[发明专利]基于解码缓冲器的循环指令处理装置-CN201010184865.X有效
发明人：陈晨;孟建熠;严晓浪;葛海通 -专利权人：浙江大学
申请日： 2010-05-28 - 公布日： 2010-10-27 - 主分类号： G06F9/30 文献下载
摘要：一种基于解码缓冲器的循环指令处理装置，包括：自循环缓冲器，用以连接于流水线指令解码单元的输出端，缓存指令经过解码之后产生的指令解码信息；数据选择器，用以连接于自循环缓冲器输出端，从自循环缓冲器中的顺序指令解码信息分区和循环指令解码信息分区选通一路获得指令解码信息并发送到指令执行单元，当处理器在顺序运行状态下选择顺序指令解码信息分区，当处理器在循环运行状态下选择循环指令解码信息分区；控制电路，用以监测处理器运行状态，调度解码后的指令在自循环缓冲器中创建信息，建立大小可变的顺序指令解码信息分区和循环指令解码信息分区
基于解码缓冲器循环指令处理装置

[发明专利]基于两级片上缓存的可变长度指令集的预解码装置-CN201110293266.6无效
发明人：李春强;赵朝君;胡军山;莫鹏飞 -专利权人：杭州中天微系统有限公司
申请日： 2011-09-29 - 公布日： 2012-04-25 - 主分类号： G06F9/38 文献下载
摘要：一种基于两级片上缓存的可变长度指令集的预解码装置，包括数据回填缓冲器、第二级高速缓存和第一级高速缓存，以及并行指令预解码单元，用于将获取的指令数据按照最短指令长度划分，并对每一个划分后数据块按照可变长度指令集中所有指令长度格式对所需信息进行并行解码，将该预解码信息合并指令数据块送入第一级高速缓存中；预解码数据封装单元，用于通过指令pc确定当前指令数据块中的第一条指令位置，并通过指令长度标识位确定数据块中的所有指令的指令边界，按照指令边界选择对应指令的预解码信息并舍弃预解码信息中的多余解码信息，封装为按照指令的预解码信息。本发明在满足时序要求下能获取更多有用解码信息、提升处理器性能。
基于两级缓存可变长度指令解码装置

[发明专利]串口指令解码方法-CN201410842438.4在审
发明人：曹明润;徐勇;汪升 -专利权人：合肥金星机电科技发展有限公司
申请日： 2015-08-04 - 公布日： 2015-07-29 - 主分类号： G06F13/42 文献下载
摘要：本发明涉及通讯技术领域，特别涉及一种串口指令解码方法，包括如下步骤：根据命令的个数m以及单个命令的最大长度n建立二维字节型数组arrCmdValue[m][n]，同时建立一维整数型数组arrCmdSize[m]用于保存每条指令的长度，建立一维布尔型数组arrCmdFlag[m]；将数组arrCmdFlag[m]初始化为“真值”；读取串口数据并进行比较，同时根据比较结果相应地修改数组arrCmdFlag[本方法运算次数少，增加识别速度、准确性，该解码步骤仅在接收方进行，无需事先约定格式协议，对于任意串口数据，都能可靠解码。
串口指令解码方法

[发明专利]指令解码集群离线-CN202211411529.3在审
发明人： M·利希特;J·库姆斯 -专利权人：英特尔公司
申请日： 2022-11-11 - 公布日： 2023-06-16 - 主分类号： G06F9/38 文献下载
摘要：本申请公开了指令解码集群离线。集成电路的实施例可包括核心和指令解码器，该指令解码器通信地耦合到核心，用于对一个或多个指令解码以供由核心执行，其中，指令解码器包括：处于并行布置的两个或更多个解码集群；以及用于使两个或更多个解码集群中的解码集群离线的电路系统
指令解码集群离线

[发明专利]一种脉冲信号发生器-CN201610811381.0在审
发明人：陈刚;陈安生 -专利权人：合肥迈威德智能科技有限公司
申请日： 2016-09-08 - 公布日： 2017-01-18 - 主分类号： G06F1/02 文献下载
摘要：本发明提供了一种脉冲信号发生器，其包括MCU、指令存储器、指令解码器、地址解码器、波形存储器、波形解码器以及多个脉冲发送通道；所述MCU与所述指令存储器、指令解码器、地址解码器、波形存储器、波形解码器分别连接，所述指令存储器与指令解码器连接，所述指令解码器与波形存储器连接，所述波形存储器与波形解码器连接；所述波形解码器连接多个脉冲通道。本发明提供的脉冲信号发生器由于波形控制码中大量的重复内容，同时控制与波形指令的分离，使得可以压缩存放重复部分，减少了存储空间，提高了指令效率。
一种脉冲信号发生器

[发明专利]指令处理电路-CN200580020921.3无效
发明人： H·S·布拉;H·H·范登伯格;R·H·B·施费勒斯;S·－T·德费伯 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2005-06-20 - 公布日： 2007-07-11 - 主分类号： G06F9/30 文献下载
摘要：一种指令处理电路包括：具有耦合到指令源(10)的指令输入端和耦合到执行电路(124)的控制输入端的控制输出端的指令解码器(120，121，122)。所述指令解码器(120，121，122)包括具有耦合到所述指令输入端的输入端和耦合到冻结电路(121)控制输入端的输出端的多个预先解码电路(120)，其传送各自的并行子解码器122。所述预先解码电路(120)检测提供的指令属于哪一个指令类型，并根据所述检测类型控制将从所述提供的指令导出的指令信息传递到哪个子解码电路(122)，以及从先前提供的指令导出的提供给哪个子解码电路(122)的指令信息将被冻结。通常，所述预先解码电路(120)在流水线指令周期内在冻结和传递之间切换冻结电路(121)，在指令周期期间预先解码以后以及在来自所述解码级前面的流水线寄存器(100)的信号的影响到达所述子解码电路(122
指令处理电路

[发明专利]用于使得处理器能够生成流水线控制信号的方法和装置-CN201580012420.4有效
发明人： C·J·格罗斯尼尔;G·J·纳赛尔;M·森迪尔威兰;V·卡拉什尼科夫;A·J·霍安;P·达西;S·D·兰库;王生洪 -专利权人：优创半导体科技有限公司
申请日： 2015-02-02 - 公布日： 2019-11-26 - 主分类号： H04W72/12 文献下载
摘要：计算机处理器的链接位解码器接收指令流。链接位解码器从指令流选择一组指令。链接位解码器从指令流的每个指令提取指定位以产生链接位序列。链接位解码器对链接位序列进行解码。链接位解码器基于解码后的链接位序列来识别选中的一组指令之中的零或更多指令流依赖关系。链接位解码器基于指令的组序列之中的识别出的零或更多指令流依赖关系来输出控制信号以使处理器的一个或多个流水线级执行选中的一组指令。
用于使得处理器能够生成流水线控制信号方法装置

[发明专利]集群化解码管线的可缩放切换点控制电路系统-CN202211165487.X在审
发明人： S·拉玛克里什南;J·库姆斯;M·J·利希特;S·斯里纳斯 -专利权人：英特尔公司
申请日： 2022-09-23 - 公布日： 2023-03-28 - 主分类号： G06F9/38 文献下载
摘要：描述了关于用于实现集群化解码管线的切换点插入的电路系统的系统、方法和装置。在一个示例中，硬件处理器核心包括包含多个解码器电路的第一解码集群、包含多个解码器电路的第二解码集群和用于在发送针对第一解码集群的解码而请求的指令与发送针对第二解码集群的解码而请求的指令之间进行切换的切换点控制电路，其中切换点控制电路用于：确定指令流中的位置作为候选切换点，以在第一解码集群与第二解码集群之间切换请求解码的指令的发送，跟踪该位置存在指令流的多个先前解码的特性的次数，以及导致基于次数在该位置插入切换点，以在发送针对第一解码集群的解码而请求的指令与发送针对第二解码集群的解码而请求的指令之间进行切换。
集群化解管线缩放切换控制电路系统

[发明专利]在一微处理器中减少电力消耗的电路与方法-CN200510117595.X有效
发明人：李察邓肯 -专利权人：威盛电子股份有限公司
申请日： 2005-11-08 - 公布日： 2006-04-12 - 主分类号： G06F1/32 文献下载
摘要：其中该电路包括一微处理器、至少一完整的指令解码器模组、至少一子集合指令解码器模组、一记忆元件、一选择器。其中，该完整的指令解码器模组乃是用以解码一当前指令，该子集合指令解码器模组乃是用以决定该当前指令是否可能需要一暂存器，记忆元件乃是用以保持来自一先前指令的资料，选择器则是基于此子集合指令解码器模组而输出先前指令或已解码的当前指令
微处理器减少电力消耗电路方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条