“结果操作数”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5059984个，建议您升级VIP下载更多相关专利

[发明专利]一种数据检核方法、装置、计算机设备及存储介质-CN202111456753.X在审
发明人：张颖 -专利权人：中国建设银行股份有限公司
申请日： 2021-12-01 - 公布日： 2022-03-01 - 主分类号： G06F11/20 文献下载
摘要：该方法包括：以预设时长为周期，分别获取主机和备机，在周期内产生的各个主机操作数据和各个备机操作数据；将所述各个主机操作数据和所述各个备机操作数据各自的数据主键作为连接字段，分别对所述各个主机操作数据和所述各个备机操作数据进行左连接处理、右连接处理和内连接处理，获得处理结果；基于获得的处理结果，针对所述各个主机操作数据和所述各个备机操作数据，获得删除操作数据检核结果和更新操作数据检核结果。
一种数据检核方法装置计算机设备存储介质

[发明专利]一种形式验证方法、装置、形式验证平台及可读存储介质-CN201910258364.2在审
发明人：张兴革;冯春阳;王俊杰;彭琅;黄晶;刘刚;王鹿 -专利权人：苏州中晟宏芯信息科技有限公司
申请日： 2019-04-01 - 公布日： 2019-06-25 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种形式验证方法、装置、形式验证平台及可读存储介质，该形式验证方法包括如下步骤：获取输入待测模型的待验证源操作数；判断待验证源操作数是否属于必要验证源操作数；如果待验证源操作数不属于必要验证源操作数，则确定将待验证源操作数作为输入时，待测模型与参考模型的输出结果相等；如果待验证源操作数属于必要验证源操作数，则启动形式验证工具，将验证待验证源操作数作为输入，根据待测模型的输出结果与参考模型的输出结果进行验证通过在启用形式验证工具验证待测模型和参考模型的输出结果是否相等之前，判断待验证源操作数是否属于待测模型的必须要验证源操作数，降低了形式验证方法出现空间爆炸问题的风险。
源操作数验证形式验证输出结果参考模型可读存储介质形式验证工具相等爆炸

[发明专利]基于操作数域复用的多操作数指令的处理方法及其装置-CN202210409706.8有效
发明人：郇丹丹;李祖松 -专利权人：北京微核芯科技有限公司
申请日： 2022-04-19 - 公布日： 2022-11-11 - 主分类号： G06F9/30 文献下载
摘要：本申请提出了一种基于操作数域复用的多操作数指令的处理方法及其装置，涉及计算机技术领域，该方法包括：多操作数指令的N个候选操作中包括第一个操作和目标操作，第一个操作对应的操作对象为操作数，目标操作对应的操作对象为操作数和中间执行结果，按照候选操作的顺序执行多操作数指令，针对每一个目标操作，在目标操作对应的中间执行结果生成的过程中，监听其对应的操作数是否准备就绪，若准备就绪且中间执行结果未生成，则将操作数发送至当前执行阶段所在的流水线中传输，若未准备就绪且中间执行结果已生成，则将中间执行结果存储至空闲的操作数域并继续监听，以在操作数就绪时执行目标操作。
基于作数域复用指令处理方法及其装置

[发明专利]一种反码加法器-CN201510563889.9在审
发明人：石广 -专利权人：浪潮（北京）电子信息产业有限公司
申请日： 2015-09-07 - 公布日： 2015-11-11 - 主分类号： G06F7/50 文献下载
摘要：本发明公开了一种反码加法器，包括符号处理单元，用于接收第一操作数和第二操作数，分别判断第一操作数的符号位和第二操作数的符号位，得到第一判断结果；取反单元，用于依据第一判断结果分别对第一操作数和第二操作数取反；并行前缀加法器，用于对取反后的第一操作数和第二操作数进行运算，得到sum和sum+1；溢出判断单元，用于对sum的符号位、sum+1的符号位、第一操作数的符号位和第二操作数的符号位进行溢出判断，得到第二判断结果；运算结果选择处理单元，用于依据第二判断结果选择sum或者sum+1进行取反处理得到最终运算结果。
一种反码加法器

[发明专利]十六进制浮点乘与加指令-CN202280018611.1在审
发明人： E·施瓦兹;S·佩尔;P·莱伯;K·谢尔姆;M·克莱恩;T·斯莱格尔;R·科普兰;郭欣 -专利权人：国际商业机器公司
申请日： 2022-03-01 - 公布日： 2023-10-20 - 主分类号： G06F9/30 文献下载
摘要：执行指令以执行从针对该指令所配置的多个操作中选择的操作，执行指令包括：确定指令的选定操作数的值。确定值是基于指令的控件并且包括：基于指令的控件具有第一值，从选定操作数位置读取指令的选定操作数以获得选定操作数的值，以及基于指令的控件具有第二值，使用预定值作为选定操作数的值。将该值与指令的另一个选定操作数相乘以获得乘积。使用乘积以及指令的选定操作数执行算术运算以获得中间结果。从中间结果获得结果，以及将该结果放置在选定位置中。
十六进制浮点指令

[发明专利]用于硬连线乘法器电路的数据打包技术-CN201880034049.5有效
发明人： E·S·钟;J·H·福沃斯;S·阿卡利 -专利权人：微软技术许可有限责任公司
申请日： 2018-04-24 - 公布日： 2023-08-11 - 主分类号： G06F17/10 文献下载
摘要：提供了一种方法，该方法包括提供被配置为将第一物理操作数和第二物理操作数相乘的硬连线整数乘法器电路，将第一逻辑操作数映射到第一物理操作数的第一部分，将第二逻辑操作数映射到第一物理操作数的第二部分，以及将第三逻辑操作数映射到第二物理操作数该方法还包括使用硬连线整数乘法器电路将第一物理操作数和第二物理操作数相乘以提供乘法结果，该乘法结果包括：包含第一逻辑操作数和第三逻辑操作数的乘积的第一部分；以及包含第二逻辑操作数和第三逻辑操作数的乘积的第二部分
用于连线乘法器电路数据打包技术

[发明专利]旁路硬件乘法器中的零值乘法-CN202110496149.3在审
发明人：阿卜杜勒卡迪尔·乌特库·迪里尔;托马斯·马克·乌尔里希;汪钊 -专利权人：脸谱公司
申请日： 2021-05-07 - 公布日： 2021-11-09 - 主分类号： G06F17/16 文献下载
摘要：一种设备(例如，集成电路芯片)包括第一操作数寄存器、第二操作数寄存器、乘法单元和硬件逻辑组件。第一操作数寄存器被配置为存储第一操作数值。第二操作数寄存器被配置为存储第二操作数值。乘法单元被配置为至少将第一操作数值与第二操作数值相乘。硬件逻辑组件被配置为检测是否提供了零值，并且响应于检测到提供了零值，使得至少第一操作数寄存器的更新被禁用，并且使得第一操作数值与第二操作数值的相乘结果是零值结果。
旁路硬件乘法器中的乘法

[发明专利]用于执行浮点加法的装置和方法-CN201210039154.2有效
发明人：大卫·雷蒙德·鲁茨 -专利权人： ARM有限公司
申请日： 2012-02-17 - 公布日： 2017-06-30 - 主分类号： G06F7/57 文献下载
摘要：在操作数A和B上执行加法操作以产生结果R，操作数A和B以及结果R是具有有效数和指数的浮点值。预测电路基于对使操作数A和B经过非类符号相加而产生的输出中将出现的前零数的预测，生成移位指示。结果预归一化电路在对有效数进行相加之前，在操作数A和操作数B的有效数上执行移位操作，丢弃由移位指示所确定的数目的最高有效位，以产生操作数A和B的已修改的有效数。操作数分析电路通过参照操作数A和B的指数来检测前位抵消情况的出现，加法电路在出现前位抵消情况的情形中，执行操作数A和B的已修改有效数的相加，以产生结果R的有效数。这种方法提供了用于执行加法操作的特别简单和高效的装置。
用于执行浮点加法装置方法

[发明专利]一种用于有限域GF(2m-CN202310715309.8在审
发明人：赵石磊;胡殿坤;黄海;刘志伟;于斌;马超;吴英东 -专利权人：哈尔滨理工大学;中数（深圳）时代科技有限公司
申请日： 2023-06-15 - 公布日： 2023-09-19 - 主分类号： H04L9/30 文献下载
摘要：包括，S1.输入位宽为571位的操作数A，B，将操作数A，B分别分解为3段192位的子操作数，并计算子操作数加法，当位宽不足时，进行高位补零；S2.将子操作数再次进行分解，得到6组32位的子操作数；将每个32位子操作数继续分解得到8个4位的新子操作数；得到48个4位的新子操作数，每8个4位的新子操作数为一组；S3.计算模乘部分积，每组新子操作数对应一个部分积；T15个周期完成所有部分积计算，得到乘法结果；S4.在T16周期将乘法结果进行约减，约减结果即为最终的模乘结果。
一种用于有限 gf base sup

[发明专利]多操作数四则混合定点算术运算控制器-CN201310680917.6有效
发明人：蔡启仲;李克俭;潘绍明;孙培燕;郑力 -专利权人：广西科技大学
申请日： 2013-12-13 - 公布日： 2014-03-19 - 主分类号： G06F7/57 文献下载
摘要：一种多操作数四则混合定点算术运算控制器，包括命令寄存与操作数暂存控制模块，算术运算控制模块，结果输出控制模块；应用FPGA设计该控制器的硬连接电路；该控制器被系统使能，在系统WR信号的作用下，内部产生脉冲序列信号，在内部脉冲序列信号的作用下，写入运算命令，操作数，自主完成多操作数的四则混合定点算术运算；写入的第3个操作数直到最后一个操作数执行操作数与上次运算结果的运算；中间运算结果写回操作数1暂存器能够与写入操作数2并行执行；接收所有的操作数之后，向系统发出读出请求信号，在RD信号的控制下，逐个读出高32位、低32位运算结果和标志状态，提高了四则混合定点算术运算指令流的速度。
作数四则混合定点算术运算控制器

[实用新型]多操作数四则混合定点算术运算控制器-CN201320832488.5有效
发明人：蔡启仲;李克俭;潘绍明;王鸣桃 -专利权人：广西科技大学
申请日： 2013-12-13 - 公布日： 2014-07-30 - 主分类号： G06F7/57 文献下载
摘要：一种多操作数四则混合定点算术运算控制器，包括命令寄存与操作数暂存控制模块，算术运算控制模块，结果输出控制模块；应用FPGA设计该控制器的硬连接电路；该控制器被系统使能，在系统WR信号的作用下，内部产生脉冲序列信号，在内部脉冲序列信号的作用下，写入运算命令，操作数，自主完成多操作数的四则混合定点算术运算；写入的第3个操作数直到最后一个操作数执行操作数与上次运算结果的运算；中间运算结果写回操作数1暂存器能够与写入操作数2并行执行；接收所有的操作数之后，向系统发出读出请求信号，在RD信号的控制下，逐个读出高32位、低32位运算结果和标志状态，提高了四则混合定点算术运算指令流的速度。
作数四则混合定点算术运算控制器

[发明专利]浮点数舍入-CN201680056804.0有效
发明人：大卫·雷蒙德·鲁茨;克里斯托弗·尼尔·海因兹;内尔·伯吉斯 -专利权人： ARM有限公司
申请日： 2016-06-08 - 公布日： 2023-04-07 - 主分类号： G06F7/483 文献下载
摘要：处理电路(2)支持执行具有舍入位置输入操作数的程序指令，以便生出控制信号(14)，用于控制处理电路(16)处理具有有效数值的浮点输入有效数以生成输出结果，该输出结果取决于来自使用由舍入位置输入操作数指定的浮点输入操作数的有效数内的可变舍入点对浮点输入操作数进行的舍入的值以这种方式，可以便于实现具有浮点操作数和锚定数操作数作为输入的处理操作。
浮点数舍入

[发明专利]用于融合乘法-乘法指令的装置和方法-CN201580064354.5有效
发明人： J·考博尔圣阿德里安;R·凡伦天;M·J·查尼;E·乌尔德-阿迈德-瓦尔;R·艾斯帕萨;G·索尔;M·费尔南德斯;B·希克曼 -专利权人：英特尔公司
申请日： 2015-11-24 - 公布日： 2021-05-25 - 主分类号： G06F9/30 文献下载
摘要：在本发明的一个实施例中，一种处理器设备包括存储位置，所述存储位置被配置为用于存储源紧缩数据操作数集合，所述操作数各自具有多个紧缩数据元素，所述紧缩数据元素根据所述操作数之一内的立即数位值而为正或负。所述处理器还包括：解码器，所述解码器用于对需要输入多个源操作数的指令进行解码；以及执行单元，所述执行单元用于接收所解码的指令并且生成作为所述源操作数之积的结果。在一个实施例中，将所述结果存储回所述源操作数之一中，或者将所述结果存储到独立于所述源操作数的操作数中。
用于融合乘法指令装置方法

[发明专利]用于融合加法-加法指令的装置和方法-CN201580063772.2有效
发明人： J·考博尔圣阿德里安;R·瓦伦天;M·J·查尼;E·乌尔德-阿迈德-瓦尔;R·艾斯帕萨;G·索尔;M·费尔南德斯;B·J·希克曼 -专利权人：英特尔公司
申请日： 2015-11-24 - 公布日： 2021-11-23 - 主分类号： G06F9/30 文献下载
摘要：在本发明的一个实施例中，一种处理器包括存储位置，所述存储位置被配置为用于存储源紧缩数据操作数集合，所述操作数各自具有多个紧缩数据元素，所述紧缩数据元素根据所述操作数之一内的立即数位值而为正或负。所述处理器还包括：解码器，所述解码器用于对需要输入多个源操作数的指令进行解码；以及执行单元，所述执行单元用于接收所解码的指令并且生成作为所述源操作数之和的结果。在一个实施例中，将所述结果存储回所述源操作数之一中，或者将所述结果存储到独立于所述源操作数的操作数中。
用于融合加法指令装置方法

[发明专利]用于矩阵处理的可变位置移位-CN202180034380.9在审
发明人：大卫·汉纳·曼塞尔 -专利权人： ARM有限公司
申请日： 2021-05-13 - 公布日： 2022-12-30 - 主分类号： G06F9/30 文献下载
摘要：本发明提供了一种装置，该装置具有：矩阵处理电路，该矩阵处理电路用于对第一输入操作数和第二输入操作数执行矩阵处理操作以生成2D结果矩阵；操作数存储电路，该操作数存储电路用于存储用于形成该矩阵处理电路的该第一输入操作数和该第二输入操作数的信息；以及位置移位电路，该位置移位电路用于应用可变位置移位以在给定矩阵处理操作期间基于存储在该操作数存储电路中的该第一输入操作数和该第二输入操作数中的一者的给定元素来改变该结果矩阵的哪一行或哪一列被更新。该可变位置移位基于多个替代移位量中的一个替代移位量，每个替代移位量对应于该第一输入操作数和该第二输入操作数中的该一者相对于该结果矩阵的不同行数/列数的位置移位。这可用于执行2D卷积操作。
用于矩阵处理可变位置移位

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条