“稳定时钟信号”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4853533个，建议您升级VIP下载更多相关专利

[发明专利]一种高轨遥感卫星星上时间同步系统及方法-CN202111543434.2在审
发明人：王振兴;戴超;蒋昱;宁相伟;董振辉;田晓斌;毛志毅;赵元清 -专利权人：中国空间技术研究院
申请日： 2021-12-16 - 公布日： 2022-04-29 - 主分类号： H04J3/06 文献下载
摘要：同时，采用导航接收系统获取时间误差的即时性特点，对高稳定时钟源高稳定时钟的长期漂移进行校准，解决了高稳定时钟源高稳定时钟长期指标漂移的问题，确保星上时钟系统的精度。然后，采用高稳定时钟源对卫星的精确时间进行守时，解决了高轨接收GNSS导航信号可靠性低问题。
一种遥感卫星时间同步系统方法

[发明专利]内部时钟发生电路-CN201710734849.5有效
发明人：张圣泉;金庚焕;金东均 -专利权人：爱思开海力士有限公司
申请日： 2017-08-24 - 公布日： 2021-12-31 - 主分类号： G11C7/22 文献下载
摘要：一种内部时钟发生电路包括内插时钟发生电路和锁定时钟发生电路。内插时钟发生电路响应于开关控制信号和电流控制信号来从分频时钟信号产生内插时钟信号。锁定时钟发生电路包括振荡器，并且从内插时钟信号产生用于产生内部时钟信号的锁定时钟信号。
内部时钟发生电路

[发明专利]基于慢时钟信号的多重捕获全速扫描测试-CN202080011683.4在审
发明人： J-F·科特 -专利权人：西门子工业软件有限公司
申请日： 2020-01-28 - 公布日： 2021-09-10 - 主分类号： G01R31/3185 文献下载
摘要：一种电路，包括多个时钟控制装置。每个时钟控制装置被配置成生成用于电路中特定时钟域的扫描测试时钟信号，并且包括电路，该电路被配置成基于慢时钟信号的特定时钟脉冲和扫描使能信号将快时钟信号的时钟脉冲选择为用于特定时钟域的扫描捕获时钟脉冲。针对不同的时钟域的多组扫描捕获时钟脉之间的顺序和间隔对应于慢时钟信号的时钟脉冲的顺序和间隔。
基于时钟信号多重捕获全速扫描测试

[发明专利]一种SoC芯片深度休眠唤醒装置及方法-CN201910646849.9在审
发明人：张弛;张敏;余佳 -专利权人：深圳贝特莱电子科技股份有限公司
申请日： 2019-07-17 - 公布日： 2019-11-12 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了一种SoC芯片深度休眠唤醒装置，其包括有：休眠唤醒模块，用于接入外部唤醒信号，根据外部唤醒信号产生内部唤醒信号，并且当内部唤醒信号满足预设的唤醒要求时，生成源时钟使能信号；时钟产生模块，时钟产生模块用于根据源时钟使能信号产生源时钟信号；时钟稳定模块，时钟稳定模块用于对源时钟信号进行累加计数，并且当累加计数值达到预设的门限阈值后产生稳定时钟信号；时钟分频与控制模块，时钟分频与控制模块用于对稳定时钟信号进行分频处理后产生多个可供SoC芯片内部功能模块工作的时钟信号本发明采用两级唤醒机制，在休眠唤醒过程中无需时钟信号参与，不仅能避免误唤醒，而且在休眠时可避免时钟网络消耗功耗。
时钟信号休眠时钟产生模块外部唤醒信号稳定时钟信号休眠唤醒装置唤醒信号控制模块时钟分频时钟稳定唤醒累加预设内部功能模块时钟使能信号源时钟信号分频处理唤醒机制唤醒模块时钟网络使能信号产生源生成源源时钟功耗两级门限消耗

[发明专利]半导体器件-CN201811447406.9有效
发明人：张圣泉;金庚焕;金鹤松 -专利权人：爱思开海力士有限公司
申请日： 2018-11-29 - 公布日： 2023-02-28 - 主分类号： G11C7/22 文献下载
摘要：一种半导体器件，包括延迟锁定时钟生成电路，被配置为生成延迟锁定时钟，该延迟锁定时钟利用响应于相位控制信号而从多个内部时钟中选择的至少一个内部时钟来被驱动。该半导体器件还包括延时命令生成电路，其被配置为通过利用响应于所述相位控制信号的至少一个内部时钟来顺序地锁存内部命令、以及响应于所述延迟锁定时钟将顺序锁存的内部命令移位由移位控制信号所设置的时段，来生成用于从数据生成传输数据的延时命令
半导体器件

[发明专利]用于半导体存储器装置中的延迟锁定回路及其方法-CN200510076927.4无效
发明人：李铉雨 -专利权人：海力士半导体有限公司
申请日： 2005-06-09 - 公布日： 2006-06-28 - 主分类号： H03K5/14 文献下载
摘要：一种用于产生延迟锁定时钟信号的延迟锁定回路(DLL)包括：延迟线单元，用于根据延迟量控制信号，延迟外部时钟信号，由此产生该延迟锁定时钟信号；除法器，用于将该延迟锁定时钟信号除以基于列地址选通(CAS)等待时间而确定的预定数，由此产生相除后的信号；以及延迟线控制单元，用于基于该外部时钟信号与该相除后的信号的延迟信号的相位比较结果，产生该延迟量控制信号。
用于半导体存储器装置中的延迟锁定回路及其方法

[发明专利]时钟控制电路、时钟电路和电子设备-CN202110972109.1在审
发明人：石欢;杨运福;刘昂立;寇博华;江鹏;王彤;李一帆;蒲宇;周明忠 -专利权人：平头哥（上海）半导体技术有限公司
申请日： 2021-08-24 - 公布日： 2021-11-30 - 主分类号： H03L7/18 文献下载
摘要：提供一种时钟控制电路、时钟电路和电子设备。该时钟控制电路包括：倍频电路，用于接收其时钟周期为设定时钟周期的第一时钟信号，并输出其时钟周期为设定时钟周期的0.5倍的第二时钟信号；正交分频器，用于接收所述第二时钟信号，并输出第一路正交时钟信号至第四路正交时钟信号，其中，所述第一路正交时钟信号至第四路正交时钟信号的时钟周期为设定时钟周期；相位处理电路，用于接收所述第一路正交时钟信号至第四路正交时钟信号，并输出其时钟周期为设定时钟周期的1.25倍的第三时钟信号。和现有技术相比，该时钟控制电路通过对信号的分频、锁存、门控等逻辑操作产生时钟周期为输入信号的1.25倍的时钟信号，从而避免使用DLL和PLL产生的技术问题。
时钟控制电路电路电子设备

[发明专利]TSN时钟同步系统和方法、计算机存储介质及芯片-CN202211143558.6有效
发明人：赵东艳;谢勇;池颖英;张继光;贾晓光;周晓露;刘小群;崔文朋;王连忠;刘国静;郑哲;刘瑞 -专利权人：北京智芯微电子科技有限公司;国家电网有限公司
申请日： 2022-09-20 - 公布日： 2023-10-27 - 主分类号： H04J3/06 文献下载
摘要：本发明公开了一种TSN时钟同步系统和方法、计算机存储介质及芯片，其中，所述系统包括：接收时戳模块，用于通过交换机接收目标以太网模块发送的同步报文；报文处理模块，用于对同步报文进行处理，以确定时钟偏差；时间校准模块，用于根据时钟偏差获取主时钟的时钟信号和交换机的时钟同步数据；锁相环模块，用于对主时钟的时钟信号进行锁定；频率锁定检测模块，用于确定时钟信号是否处于锁定状态；同步模块，用于将同步数据发送至交换机，以使目标以太网模块与交换机时钟同步该系统基于目标以太网模块发送的同步报文确定时钟同步数据，实现目标以太网模块与交换机时钟同步，系统设计简单，便于纯硬件实现，具有较高的稳定性、实时性和精确度。
tsn 时钟同步系统方法计算机存储介质芯片

[发明专利]延迟线、延迟锁定环电路和使用它们的半导体装置-CN202010819118.2在审
发明人：韩允泽;金经旻 -专利权人：爱思开海力士有限公司
申请日： 2020-08-14 - 公布日： 2021-03-09 - 主分类号： H03L7/081 文献下载
摘要：第一延迟锁定环对参考时钟信号执行延迟锁定操作，以生成延迟锁定时钟信号。第二延迟锁定环对延迟锁定时钟信号执行延迟锁定操作以生成内部时钟信号。
延迟线延迟锁定电路使用它们半导体装置

[发明专利]稳定时钟信号的PCB及其布线方法-CN201310745657.6有效
发明人：覃伟柱;罗寿中;李森;陈艳春 -专利权人：惠州TCL家电集团有限公司
申请日： 2013-12-30 - 公布日： 2017-11-17 - 主分类号： H05K1/02 文献下载
摘要：本发明公开了一种稳定时钟信号的PCB，所述PCB上设有处理器、晶振、第一信号线及第二信号线，所述处理器包括第一引脚及第二引脚；所述晶振包括第一管脚及第二管脚；所述第一信号线将所述第一引脚与所述第一管脚连接起来；所述第二信号线将所述第二引脚与所述第二管脚连接起来；所述第一信号线及所述第二信号线的长度相等；且所述第一信号线及所述第二信号线布设为弧线。本发明还公开了一种稳定时钟信号的PCB的布线方法。本发明通过在PCB上对处理器及晶振进行合理的布线而使时钟信号免受干扰，从而稳定时钟信号频率，进而使电子设备的程序运行稳定。
稳定时钟信号 pcb 及其布线方法

[发明专利]一种SPI通讯控制方法、装置、设备及系统-CN201811463466.X有效
发明人：王志浩 -专利权人：郑州云海信息技术有限公司
申请日： 2018-12-03 - 公布日： 2021-10-29 - 主分类号： G06F13/42 文献下载
摘要：本发明公开了一种SPI通讯控制方法、装置、设备及系统，该方法包括：获取主设备通过SPI链路发送的时钟信号；根据时钟信号，获取对应的实际时钟频率；判断实际时钟频率与主设备的设定时钟频率之间的差值是否处于预设精度范围；若否，则根据实际时钟频率和设定时钟频率，控制电阻网络设备和/或驱动电流设备，对实际时钟频率进行调整，以使实际时钟频率与设定时钟频率之间的差值处于预设精度范围；本发明以从设备的角色对主设备通过SPI链路发送的时钟信号进行解析，调整主设备的输出驱动能力，保证主设备所配置的设定时钟频率与解析得到的实际时钟频率相匹配，减小了SPI无法正常通信的风险，提高了板卡的可靠性。
一种 spi 通讯控制方法装置设备系统

[发明专利]基于FPGA的cameralink数据加密与检测修复装置-CN202211352374.0在审
发明人：刘奇;崔述金;魏阿满;李晓平 -专利权人：北京环境特性研究所
申请日： 2022-10-31 - 公布日： 2023-01-20 - 主分类号： G06F21/60 文献下载
摘要：本发明涉及cameralink数据远距离传输技术领域，特别涉及一种基于FPGA的cameralink数据加密与检测修复装置，包括输入模块、稳定时钟模块、采样模块、加密模块、对比模块、修复模块和输出模块；稳定时钟模块用于获得稳定时钟；采样模块基于稳定时钟对图像数据采样得时序参数T；加密模块对图像数据进行加密，生成加密序列D1，并调用采样模块以基于稳定时钟对加密序列D1采样得时序参数T1；对比模块对比T和
基于 fpga cameralink 数据加密检测修复装置

[实用新型]定时钟秒指示器-CN96219591.X无效
发明人：孟宪章 -专利权人：孟宪章
申请日： 1996-10-11 - 公布日： 1997-09-10 - 主分类号： G04F3/02 文献下载
摘要：本实用新型是一种定时钟秒指示器。包括定时钟壳体和定时钟壳体内部的定时钟机芯。该定时钟机芯中的秒针轴从定时钟壳体内伸出，在秒针轴的顶端固连有一个托板，托板的上方固定装饰物体。本实用新型结构简单，可以直接反映出定时钟电路是否接通并正常工作。又反映出机械部分是否正常，而且增加了美感和趣味性。它尤其适宜在家庭中做短时间的定时闹表使用，如在厨房烧饭、菜时定时，午休定时等等。
定时钟指示器

[发明专利]用于数据处理单元的频率判定电路-CN01124203.5无效
发明人：齐藤浩文 -专利权人：日本电气株式会社
申请日： 2001-08-14 - 公布日： 2002-03-20 - 主分类号： G01R23/09 文献下载
摘要：本发明提供一种具有高精度的频率判定电路,以便判定时钟信号的频率是高于还是低于参考频率。由开关晶体管根据时钟信号的控制,用电源电压循环地对电容器元件充电和放电。高/低判定电路根据比较器电路的输出信号判定时钟信号频率是高于还是低于预定参考频率。这使其能够精确地判定时钟信号具有低频率还是高频率。
用于数据处理单元频率判定电路

[发明专利]一种监测无线网络控制器和基站间时钟稳定性的方法-CN200510077700.1有效
发明人：沈伟峰;邱华 -专利权人：上海华为技术有限公司
申请日： 2005-06-22 - 公布日： 2006-12-27 - 主分类号： H04Q7/34 文献下载
摘要：本发明公开了一种监测无线网络控制器和基站间时钟稳定性的方法，该方法预先设置时钟差异漂移的阈值门限，该方法进一步包括：通过无线网络控制器与基站间的节点同步过程，得到无线网络控制器与基站间的时钟差异，并保存所述时钟差异；判断当前测得的时钟差异与上次的时钟差异之间的变化是否大于预先设置的阈值门限，如果是，则确定时钟差异的漂移处于不稳定状态；否则，确定时钟差异的漂移正常。本发明方案解决了现有技术中无法确定时钟差异漂移的问题。本发明方案通过节点同步得到时钟差异，并判断时钟差异的变化是否大于预先设置的阈值门限，从而能够确定时钟差异的漂移是否处于稳定状态，实现了对无线网络控制器与基站时钟稳定性的监控。
一种监测无线网络控制器基站时钟稳定性方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条