“测试核”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果825855个，建议您升级VIP下载更多相关专利

[发明专利]一种基于双核处理器的电机驱动测试方法和电机驱动器-CN202010443985.0在审
发明人：石增辉;王超然;马俊;毛永乐;乔洪凯 -专利权人：北京机械设备研究所
申请日： 2020-05-22 - 公布日： 2021-12-07 - 主分类号： G01R31/34 文献下载
摘要：本发明涉及一种基于双核处理器的电机驱动测试方法和电机驱动器，属于电路控制技术领域。所述双核处理器包括第一核和第二核，所述方法包括：所述第一核接收来自电机驱动测试系统的测试启动命令；所述第一核根据所述测试启动命令，确定测试类型、测试指标和测试时间；所述第一核根据所述测试类型、所述测试指标和所述测试时间，生成测试指令并向所述第二核发送所述测试指令；所述第一核接收来自所述第二核的所述测试指令对应的测试结果；所述第一核将所述测试结果返回给所述电机驱动测试系统。本发明提供一种基于双核处理器的电机驱动测试方法和电机驱动器，使得测试得到的结果可能与电机正常运行时的数据保持一致，从而提高电机驱动测试的准确度。
一种基于处理器电机驱动测试方法驱动器

[发明专利]芯片测试方法和计算芯片-CN202110056648.0有效
发明人：刘建波;陈默;范志军;郭海丰;杨作兴 -专利权人：深圳比特微电子科技有限公司
申请日： 2021-01-15 - 公布日： 2023-02-17 - 主分类号： G01R31/28 文献下载
摘要：本公开涉及一种芯片测试方法和计算芯片。待测的计算芯片包括多个核，所述芯片测试方法包括：所述多个核中的每个核分别执行以下操作：接收复位信号，其中，所述复位信号被配置为在核中产生相应的第一测试向量；基于安全散列算法，根据测试向量和测试随机值获取所述核的核测试结果，其中，测试向量包括第一测试向量；以及根据所述多个核的核测试结果生成所述计算芯片的芯片测试结果。
芯片测试方法计算

[发明专利]芯片测试方法和计算芯片-CN202011372426.1有效
发明人：范志军;陈默;刘建波;杨作兴 -专利权人：深圳比特微电子科技有限公司
申请日： 2020-11-30 - 公布日： 2022-10-28 - 主分类号： G01R31/317 文献下载
摘要：本公开涉及一种芯片测试方法和计算芯片。所述芯片测试方法包括：针对待测的计算芯片的多个核中的每个核，根据与核对应的测试输入数据以及属性数据来配置该核的测试比较值；接收测试向量，其中，测试输入数据被包括在所述测试向量中；所述多个核中的每个核分别根据与该核对应的测试输入数据以及测试比较值，产生核测试结果；根据核测试结果生成所述计算芯片的芯片测试结果，并输出所述芯片测试结果。
芯片测试方法计算

[发明专利]一种基于测试壳的IP核测试方法-CN201610289946.3有效
发明人：冯燕;陈岚;彭智聪 -专利权人：中国科学院微电子研究所
申请日： 2016-05-04 - 公布日： 2020-04-14 - 主分类号： G01R31/28 文献下载
摘要：本申请提供了一种基于测试壳的IP核测试方法，从IP核测试图形中提取扫描链扫描输入SI和初级输入PI，根据测试指令，通过测试壳输入端口装载将SI测试数据装载到IP核的扫描链，将PI测试数据通过测试壳的WBR单元施加到IP核的输入端口，并卸载由SI测试数据经过IP核的内部逻辑电路后转换得到的SO测试数据以及PO测试数据，将SO测试数据与IP核测试图形中的SO图形进行测量比对，并将PO测试数据与IP核测试图形中的因此能够使用IP核的测试图形，得到基于测试壳的IP核测试数据，并与测试图形中的相应图形进行比对。
一种基于测试 ip 方法

[实用新型]一种电力电缆绝缘核相一体化测试装置-CN202221344373.7有效
发明人：章保印;江舒信;王峰;张俊婷;阮祥;罗建立;陈晓斌;姚益杰;沈旭锋;王清袁 -专利权人：杭州凯达电力建设有限公司;国网浙江省电力有限公司杭州市余杭区供电公司;国网浙江省电力有限公司杭州供电公司
申请日： 2022-05-26 - 公布日： 2022-09-13 - 主分类号： G01R27/02 文献下载
摘要：本实用新型公开了一种电力电缆绝缘核相一体化测试装置，通过采用核相发射器、绝缘电阻测试仪以及绝缘核相切换继电器，在对待测试电缆进行绝缘电阻的测试过程中，将所述待测试电缆的第一端悬空，第二端与所述绝缘核相切换继电器的控制端一一对应连接，所述绝缘电阻测试仪与所述绝缘核相切换继电器连接并测试当前的所述待测试电缆，在需要测试另一所述待测试电缆后，控制所述绝缘核相切换继电器进行电缆切换；在进行核相测试过程中，将所述待测试电缆的第一端与所述核相发射器的对应接头连接，通过电缆及公共地网实现核相通讯实现核相测试，测试工程简单，结构简单，大大提高了测试效率。
一种电力电缆绝缘一体化测试装置

[发明专利]BMC串口带宽测试的装置、方法、电子设备及介质-CN202211336887.2在审
发明人：谢志勇;张闯;黄广奎;王敏 -专利权人：苏州浪潮智能科技有限公司
申请日： 2022-10-28 - 公布日： 2023-01-06 - 主分类号： G06F11/22 文献下载
摘要：本发明提供一种BMC串口带宽测试的装置、方法、电子设备及介质，该装置包括：FPGA板卡和终端设备；终端设备，用于将测试BMC串口的测试位流发送至FPGA板卡；FPGA板卡，用于在接收测试位流后，获得一个主控CPU核和多个测试CPU核；终端设备，还用于设置测试配置信息，并发送至主控CPU核；主控CPU核，用于解析测试配置信息，以确定其中的测试任务和执行测试任务的各个目标测试CPU核；各个目标测试CPU核，用于根据测试任务，控制各自对应的待测设备执行测试任务，以获得测试结果；主控CPU核，用于接收各个目标测试CPU核的测试结果，并发送至终端设备；终端设备，用于根据待测设备与测试结果的对应关系，显示测试结果。旨在准确测试多路BMC串口同时工作的极限性能。
bmc 串口带宽测试装置方法电子设备介质

[发明专利]基于IEEE1500标准的IP核测试结构及测试方法-CN201010519749.9无效
发明人：俞洋;杨智明;付宁;王帅;乔立岩;彭喜元 -专利权人：哈尔滨工业大学
申请日： 2010-10-26 - 公布日： 2011-02-16 - 主分类号： G06F11/22 文献下载
摘要：基于IEEE 1500标准的IP核测试结构及测试方法，涉及IP核测试结构和方法，解决了现有的IP核测试技术耗时长、测试效率低的问题，过程如下：一、开启配置信号生成模块，生成测试所需的配置信号；二、开启命令总线分配模块，在配置信号的作用下将命令总线与被测IP核的命令信号线相连。三、开启测试指令生成模块，在上层控制指令的作用下，给被测IP核提供控制信号和编码后的测试指令。四、开启数据总线分配模块，配置测试数据传输的通路。五、开启相应的测试数据生成模块，给被测IP核提供测试激励。六、使被测IP核正常工作，捕获IP核的测试响应。本发明通过在FPGA内增加测试结构实现了IP核的测试，设计简单而灵活。
基于 ieee1500 标准 ip 测试结构方法

[发明专利]一种CPU SST-BF功能稳定性测试方法、系统、终端及存储介质-CN201911371619.2有效
发明人：刘瑞雪 -专利权人：苏州浪潮智能科技有限公司
申请日： 2019-12-27 - 公布日： 2023-01-10 - 主分类号： G06F11/22 文献下载
摘要：本发明提供一种CPU SST‑BF功能稳定性测试方法、系统、终端及存储介质，包括：获取CPU核数和可升频核数，并将所述可升频核数作为单次升频数量；从CPU核中随机选取测试核，所述测试核的选取数量为单次升频数量；调用SST‑BF功能对所述测试核进行升频，并对除测试核以外的核进行降频；对CPU进行加压并采集加压过程中的测试核实际频率；计算所述实际频率与升频理论频率的差值，判断所述差值是否超过预设阈值：若是，则判定测试未通过；若否，则判定测试通过。本发明能够自动打CPU SST‑BF功能开并测试CPU SST‑BF功能稳定性，节省人力和测试时间的同时，能够覆盖所有CPU核，提高了测试准确性。
一种 cpu sst bf 功能稳定性测试方法系统终端存储介质

[发明专利]具有多个同构IP核的片上系统芯片测试装置和方法-CN200910244401.0有效
发明人：刘慧;齐子初;胡伟武 -专利权人：北京龙芯中科技术服务中心有限公司
申请日： 2009-12-30 - 公布日： 2010-07-28 - 主分类号： G01R31/317 文献下载
摘要：本发明公开了一种具有多个同构IP核的片上系统芯片测试装置和方法，该装置包括控制器，具有连接到相应每个同构IP核的多个控制信号接口，用于向每个同构IP核输入测试控制信号，控制对其中一个或者多个同构IP核进行测试，相同的测试激励数据广播到这些IP核，同时控制输出某一IP核的测试响应，该测试响应作为基准测试响应与其他IP核的测试响应进行比较；所述条件比较器，用于将相应IP核的测试响应与基准测试响应进行比较，并对比较结果进行处理产生
具有同构 ip 系统芯片测试装置方法

[发明专利]评估核基片上系统的方法-CN03819954.8无效
发明人：罗基特·拉尤斯曼;矢元裕明 -专利权人：株式会社爱德万测试
申请日： 2003-08-20 - 公布日： 2005-10-05 - 主分类号： H01L27/04 文献下载
摘要：一种评估核基SoC的方法，以高精度和可观测性来检测并定位核中或在核之间的互连中的故障。该方法包括步骤：设立两个或多个金属层，以便在每个核的焊盘框架的顶部金属层的表面上生成具有所有I/O焊盘和电源焊盘的核I/O焊盘；通过芯片I/O焊盘向该SoC施加测试矢量，并评估该SoC的响应输出来测试作为整体的SoC；通过核的顶部金属层上的核I/O焊盘向该核施加核特定测试矢量，并评估该核的响应输出来测试该SoC中每个核；以及当测试作为整体的SoC芯片或者当测试每个核而检测到故障时，找出所述故障的位置。
评估核基片上系统方法

[发明专利]一种基于应用样机的核安全级仪控产品的变更测试方法-CN201811210173.0有效
发明人：吴瑶;贾虎军;吕秀红;冀建伟;齐敏;朱剑 -专利权人：北京广利核系统工程有限公司;中国广核集团有限公司
申请日： 2018-10-17 - 公布日： 2021-12-14 - 主分类号： G01D21/00 文献下载
摘要：本发明涉及一种基于应用样机的核安全级仪控产品的变更测试方法，属于核安全级仪控产品测试技术领域，解决了现有技术中核安全级仪控产品变更测试存在的测试有效性差、测试不充分和没有针对产品的工程适应性开展测试的问题一种基于应用样机的核安全级仪控产品的变更测试方法，包括以下步骤：对所述核安全级仪控产品进行变更影响分析，确定变更测试的测试范围；根据确定的所述测试范围，对所述核安全级仪控产品进行常规变更测试；建立所述核安全级仪控产品实际工程应用系统的应用样机；根据应用样机变更测试的测试范围对所述应用样机进行变更测试。实现了有效提高变更测试的充分性和有效性，避免了变更后产品在工程应用中出现不适用的情况。
一种基于应用样机安全级仪控产品变更测试方法

[发明专利]测试电路、芯片、电子设备及测试系统-CN202210331628.4在审
发明人：罗桂涛;卢新元;高国重 -专利权人：龙芯中科技术股份有限公司
申请日： 2022-03-31 - 公布日： 2023-10-24 - 主分类号： G06F11/273 文献下载
摘要：本申请提供一种测试电路、芯片、电子设备及测试系统，包括映射电路、IP核和响应电路，其中，映射电路的输出端与IP核的输入端的连接，IP核的输出端与响应电路的输入端连接；映射电路，用于接收自动测试设备发送的第一测试数据，并将第一测试数据映射为第二测试数据，其中，第二测试数据的数据维度与IP核的输入端的数据通道的数量相同；IP核，用于接收第二测试数据，并对第二测试数据进行处理，得到响应数据；响应电路，用于将响应数据发送至自动测试设备，其中，响应数据和第一测试数据用于确定IP核的故障信息。避免了对IP核进行内部扫描设计导致的IP核性能下降的问题。
测试电路芯片电子设备系统

[发明专利]芯片测试方法、计算芯片和数据处理设备-CN202110307448.8在审
发明人：刘建波;陈默;范志军;郭海丰;杨作兴 -专利权人：深圳比特微电子科技有限公司
申请日： 2021-03-23 - 公布日： 2021-07-02 - 主分类号： G01R31/28 文献下载
摘要：本公开涉及一种芯片测试方法、计算芯片和数据处理设备。芯片测试方法包括：预先根据测试向量和测试随机值设置多个测试期望值，其中，测试向量包括传输到核中的第一测试向量以及在核中根据第一测试向量生成的第二测试向量，和/或测试随机值包括在核中生成的多个测试随机值；对测试向量和测试随机值进行测试运算，以生成多个测试结果值；和分别比较多个测试结果值与多个测试期望值中的相应的测试期望值，以生成核测试结果，其中，测试结果值与相应的测试期望值是根据相同的测试向量和相同的测试随机值生成的；以及根据多个核中的每个核的核测试结果，生成计算芯片的芯片测试结果。
芯片测试方法计算数据处理设备

[发明专利]基于全局保持无监督核极限学习机的故障检测方法及系统-CN201910635209.8有效
发明人：张汉元;孙雪莹;侯传晶;辛征 -专利权人：山东建筑大学
申请日： 2019-07-15 - 公布日： 2020-07-03 - 主分类号： G05B23/02 文献下载
摘要：本公开提供了一种基于全局保持无监督核极限学习机的故障检测方法及系统。其中，基于全局保持无监督核极限学习机的故障检测方法，包括：离线建模步骤；在线监控步骤，其过程为：对测试数据进行归一化处理；其中，测试数据为非线性工作过程工况数据；根据核函数计算测试数据的核向量，并在特征空间中对核向量进行均值中心化处理，获得测试核向量；根据全局保持无监督核极限学习机从测试核向量中提取测试数据的低维特征信息矩阵，计算测试数据的监控统计量；依据测试数据的监控统计量是否超出其控制限，判断非线性工业过程是否发生故障，达到实时检测过程故障的目的
基于全局保持监督极限学习机故障检测方法系统

[发明专利]多核密码芯片、多核密码芯片的测试方法和测试装置-CN202011342074.5有效
发明人：邓先坤 -专利权人：九州华兴集成电路设计（北京）有限公司
申请日： 2020-11-26 - 公布日： 2021-03-30 - 主分类号： G06F11/22 文献下载
摘要：本申请提供了一种多核密码芯片、多核密码芯片的测试方法和测试装置，该多核密码芯片包括：多个密码核，用于进行数据运算，各密码核相互独立运行；第一存储器，用于存储各密码核的测试结果；多核控制模块，与第一存储器和各密码核通信连接，用于根据测试结果控制各密码核的开关。该多核密码芯片中，由于各密码核相互独立运行，多核控制模块根据测试结果将异常的密码核关闭后，其他密码核正常工作，并不影响多核密码芯片的正常运行，相比于现有技术一个密码核的测试结果为异常即确定芯片异常，大大提高了多核密码芯片的测试良率，进而解决了现有技术中多核密码芯片的测试良率低的问题。
多核密码芯片测试方法装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条