“时钟管理电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2255998个，建议您升级VIP下载更多相关专利

[发明专利]一种通信系统时钟分配管理电路-CN201911295376.9有效
发明人：杨作军;张涛 -专利权人：天津津航计算技术研究所
申请日： 2019-12-16 - 公布日： 2023-04-28 - 主分类号： H03L7/093 文献下载
摘要：本发明公开了一种通信系统时钟分配管理电路，其包括：基础时钟分配管理电路和二次时钟分配管理电路，晶振时钟基准传送至基础时钟分配管理电路，经第一时钟扇出模块扇出多路时钟信号，分别供给二次时钟分配电路、核心处理器芯片、射频发射和接收模块；进入二次时钟分配电路的二次时钟参考信号经锁相环模块频率合成后由第二时钟扇出模块扇出多路时钟信号，每路时钟信号由外置分频器DIV生成高速采样信号，分别供给外部信号处理装置。本发明提出两级时钟分配管理方案，将时钟分配管理电路分为基础时钟分配管理电路和二次时钟分配管理电路，提高时钟信号的质量，进而优化通信系统的性能指标。
一种通信系统时钟分配管理电路

[发明专利]时钟管理电路、芯片及电子设备-CN202110661902.X有效
发明人：陈健 -专利权人：展讯通信（上海）有限公司
申请日： 2021-06-15 - 公布日： 2022-09-27 - 主分类号： G06F1/04 文献下载
摘要：一种时钟管理电路、芯片及电子设备。所述时钟管理电路包括：第一逻辑电路、时钟源管理电路及时钟需求反馈电路；其中：所述第一逻辑电路，适于接收所述若干第一电路模块输出的时钟依赖信号，并基于所述时钟依赖信号，产生第一逻辑结果信号；所述时钟源管理电路，适于接收所述第一逻辑结果信号，并基于所述第一逻辑结果信号产生对应的时钟源控制信号；所述时钟需求反馈电路，适于接收所述若干第二电路模块输出的时钟需求信号，产生时钟需求反馈信号，并输出至所述时钟信号选择端所选择的第一逻辑电路应用上述方案，通过硬件的方式对时钟进行控制，可以更加及时、准确地对时钟进行管理。
时钟管理电路芯片电子设备

[发明专利]时钟管理单元、包括其的集成电路和管理时钟的方法-CN201610642814.4有效
发明人：朴泰弘;赵铭哲;权润周 -专利权人：三星电子株式会社
申请日： 2016-08-08 - 公布日： 2021-06-25 - 主分类号： G06F1/10 文献下载
摘要：一种时钟管理单元、包括其的集成电路和管理时钟的方法。在一个实施例中，所述集成电路包括：时钟产生器，被配置为选择性地产生第一时钟；处理器，被配置为执行操作；时钟管理电路。时钟管理电路被配置为从处理器接收时钟管理信息，并基于时钟管理信息和第一时钟选择性地产生第二时钟。处理器被配置为基于第二时钟执行一些操作。
时钟管理单元包括集成电路方法

[发明专利]一种时钟配置系统及方法-CN202010576988.1在审
发明人：杨健;杨婧;周朋 -专利权人：深圳市中兴微电子技术有限公司
申请日： 2020-06-22 - 公布日： 2022-01-07 - 主分类号： G06F1/04 文献下载
摘要：本申请实施例公开了一种时钟配置系统及方法。包括：时钟生成电路及通信模块；所述通信模块包括配置单元、时钟管理单元及通信电路；时钟生成电路与通信模块中的时钟管理单元相连；时钟管理单元与通信电路相连；通信电路与配置单元相连；时钟生成电路用于向所述通信模块提供参考时钟；所述配置单元用于配置所述通信电路中数据传输的线速率及数据位宽，并根据所述线速率和所述数据位宽确定时钟分频系数，将时钟分频系数配置于所述时钟管理单元；时钟管理单元用于根据所述参考时钟和所述时钟分频系数确定工作时钟频率，并将所述工作时钟频率提供至所述通信电路。由配置的线速率及数据位宽确定工作时钟频率，可以降低通信模块中时钟配置的复杂度。
一种时钟配置系统方法

[发明专利]半导体装置-CN201710608460.6有效
发明人：李旼贞;权锡南;李宰坤 -专利权人：三星电子株式会社
申请日： 2017-07-24 - 公布日： 2023-05-26 - 主分类号： G06F1/06 文献下载
摘要：本发明提供一种半导体装置，其包括时钟管理单元。时钟管理单元包含：第一时钟控制电路，其控制第一时钟源；第二时钟控制电路，其响应于来自知识产权块的知识产权块时钟请求将第一时钟请求发送到第一时钟控制电路并且控制第二时钟源；以及时钟管理单元控制器。第二时钟控制电路从第一时钟源中接收时钟信号。功率管理单元将功率管理单元时钟请求发送到时钟管理单元控制器。时钟管理单元响应于功率管理单元时钟请求将时钟信号提供到知识产权块。本发明以硬件方面控制时钟管理单元的各种时钟源。因此，半导体装置的性能增强，并且在其中实施通过硬件的时钟信号控制的系统中执行功率管理。
半导体装置

[发明专利]时钟管理电路及时钟管理方法-CN201810473422.9在审
发明人：郑铭庆 -专利权人：瑞昱半导体股份有限公司
申请日： 2018-05-17 - 公布日： 2019-11-26 - 主分类号： G06F1/06 文献下载
摘要：本发明公开一种时钟管理电路及时钟管理方法。时钟管理电路用于管理一计算电路的一时钟。该计算电路依据一中断信号改变一状态信号的电平。该时钟管理电路包含一延迟电路及一时钟调整电路。该延迟电路用来延迟该中断信号或该状态信号以产生一延迟信号。该时钟调整电路用来依据该延迟信号控制该时钟的频率由一第一频率变为一第二频率，使得该计算电路于该中断信号转换电平后先依据该时钟的该第一频率操作，再依据该时钟的该第二频率操作。该第二频率大于该第一频率。
时钟管理电路计算电路中断信号延迟电路延迟信号状态信号时钟调整电路调整电路延迟转换管理

[发明专利]FPGA片内时钟占空比测试方法和时钟自测FPGA-CN202011061235.3在审
发明人：贾楫;丛伟林;何相龙;孙海;蔡莹卓 -专利权人：成都华微电子科技有限公司
申请日： 2020-09-30 - 公布日： 2020-12-22 - 主分类号： H03K5/19 文献下载
摘要：FPGA片内时钟占空比测试方法和时钟自测FPGA，涉及集成电路技术。本发明的时钟自测FPGA，包括I/O接口单元、时钟管理电路单元、被测时钟网络，其特征在于，还包括一个D触发器，时钟管理电路单元的输入端连接时钟源，时钟管理电路单元的第一输出端与被测时钟网络的输入端连接，被测时钟网络的输出端连接到D触发器的D端，时钟管理电路单元的第二输出端与采样时钟网络的输入端连接，采样时钟网络的输出端连接到D触发器的CLK端，D触发器的输出端连接到输出逻辑检测功能电路，输出逻辑检测功能电路与I/O接口单元连接，一个动态相移逻辑功能控制模块与时钟管理电路单元连接。
fpga 时钟测试方法自测

[实用新型]时钟自测FPGA-CN202022209660.4有效
发明人：贾楫;丛伟林;何相龙;孙海;蔡莹卓 -专利权人：成都华微电子科技有限公司
申请日： 2020-09-30 - 公布日： 2021-07-06 - 主分类号： H03K5/19 文献下载
摘要：时钟自测FPGA，涉及集成电路技术。本实用新型的时钟自测FPGA，包括I/O接口单元、时钟管理电路单元、被测时钟网络，其特征在于，还包括一个D触发器，时钟管理电路单元的输入端连接时钟源，时钟管理电路单元的第一输出端与被测时钟网络的输入端连接，被测时钟网络的输出端连接到D触发器的D端，时钟管理电路单元的第二输出端与采样时钟网络的输入端连接，采样时钟网络的输出端连接到D触发器的CLK端，D触发器的输出端连接到输出逻辑检测功能电路，输出逻辑检测功能电路与I/O接口单元连接，一个动态相移逻辑功能控制模块与时钟管理电路单元连接。
时钟自测 fpga

[发明专利]一种考虑时钟停振情况的无毛刺切换时钟管理电路-CN201510753083.6有效
发明人：张威龙;杨昆;姜学平 -专利权人：北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国网天津市电力公司;国家电网有限公司
申请日： 2015-11-06 - 公布日： 2022-06-03 - 主分类号： G06F1/04 文献下载
摘要：本发明提供一种考虑时钟停振情况的无毛刺切换时钟管理电路，所述时钟管理电路，包括：考虑时钟停振情况的时钟切换电路、时钟停振检测电路和永不停振时钟切换电路；所述考虑时钟停振情况的时钟切换电路分别与所述时钟停振检测电路和所述永不停振时钟切换电路相连本发明可以在高频时钟出现停振情况时自动切换到RC时钟，而不会导致系统因时钟信号丢失而停止工作。
一种考虑时钟情况毛刺切换管理电路

[实用新型]片内时钟网络延时测试电路-CN202220855806.9有效
发明人：陈环;贾楫;李友刚;张世华;王书亮;梅卫龙;李昌鑫 -专利权人：成都华微电子科技股份有限公司
申请日： 2022-04-14 - 公布日： 2023-01-31 - 主分类号： G01R31/28 文献下载
摘要：片内时钟网络延时测试电路，涉及集成电路技术，本实用新型包括时钟管理电路模块、控制时钟信号支路和N个测试支路，每一测试支路包括一个时钟网络路径和与之连接的触发器，各触发器的输出端连接控制/存储模块，控制/存储模块连接对外输出接口；所述控制/存储模块与时钟管理电路模块连接；时钟管理电路模块的测试时钟信号端口通过各测试支路中的时钟网络路径与该支路的触发器的采样信号输入端连接；时钟管理电路模块的控制时钟信号端口通过控制时钟信号支路与各触发器的时钟端连接
时钟网络延时测试电路

[发明专利]电子器件及其操作方法-CN201710984989.8在审
发明人：文东郁 -专利权人：三星电子株式会社
申请日： 2017-10-20 - 公布日： 2018-07-03 - 主分类号： G06F1/32 文献下载
摘要：根据一些示例实施例的电子器件包括：时钟管理电路，其配置为控制时钟信号；及处理器电路，其直接连接至时钟管理电路，并配置为根据处理器电路的操作状态，将用于时钟信号的时钟控制请求提供给时钟管理电路。
电子器件时钟管理电路处理器电路控制时钟信号操作状态请求提供时钟控制时钟信号配置

[发明专利]一种时钟管理电路及基于该电路的服务级芯片-CN201810533146.0在审
发明人：李红桥;张海金;赵翠华;张洵颖;崔媛媛;田超 -专利权人：西安微电子技术研究所
申请日： 2018-05-29 - 公布日： 2018-11-06 - 主分类号： G06F1/12 文献下载
摘要：本发明公开了一种时钟管理电路及基于该电路的服务级芯片，包括时钟管理电路，其特征在于，包括使用三个分频电路对输入时钟信号进行分频，且三个分频电路的输出结果经过三模判决后的时钟信号输入给锁相环；其中锁相环还设置有四选一选择器，四选一选择器通过时钟管理电路的PAD_CONF端口输入信息，并且输出对应的锁相环倍频系数。通过小规模的电路结构降低时钟管理电路对锁相环的选择要求，提高了加固锁相环的通配性和集成灵活性，并针对高可靠的应用需求。相应的提高了服务级芯片中时钟管理单元对锁相环的集成能力，同时保证了时钟管理单元的可靠性。
时钟管理电路服务级锁相环相环时钟管理单元分频电路芯片选择器对锁电路时钟信号输入倍频系数电路结构端口输入集成能力输出结果输入时钟应用需求高可靠加固锁通配性分频三模输出判决保证

[发明专利]跨时钟域数据的传输方法及装置-CN201610228005.9有效
发明人：方励 -专利权人：珠海格力电器股份有限公司
申请日： 2016-04-12 - 公布日： 2019-01-04 - 主分类号： G06F13/20 文献下载
摘要：本发明公开了一种跨时钟域数据的传输方法及装置。其中，该方法包括：时钟管理模块检测输出电路与输入电路的时钟频率；在输出电路的时钟频率高于输入电路的时钟频率的情况下，时钟管理模块控制输入电路按照第一采样拍数对输入电路的输出端的通信数据进行采样；在输出电路的时钟频率低于输入电路的时钟频率的情况下，时钟管理模块控制输入电路按照第二采样拍数对输入电路的输出端的通信数据进行采样，其中，第二采样拍数小于第一采样拍数。本发明解决了数据在不同时钟域进行传送的过程中，输出电路和输入电路的时钟频率不同导致数据传送不准确的技术问题。
时钟数据传输方法装置

[实用新型]基于PCIe接口的数据处理、波形产生和信号采集设备-CN201721925149.6有效
发明人：肖金明;夏传玉;张乐乐;王辉;李阳;方春伟;李一峰 -专利权人：烟台易尚电子科技有限公司
申请日： 2017-12-29 - 公布日： 2018-07-24 - 主分类号： G06F1/12 文献下载
摘要：本实用新型公开了一种基于PCIe接口的数据处理、波形产生和信号采集设备，包括：FPGA、PCIe接口电路、SFP接口、时钟管理电路、HSMC接口以及QDR缓存，FPGA为核心组件，完成与PCIe接口电路、SFP接口、时钟管理电路、HSMC接口以及QDR缓存的数据交互控制；PCIe接口电路完成该设备与上位机数据的交互；SFP接口设为多个，与FPGA进行数据交互控制；时钟管理电路连接有内时钟和外部的外时钟，还与FPGA、HSMC接口相连接，在FPGA的控制下完成对内、外时钟及HSMC接口输入时钟的选择，对输出时钟频率进行控制；HSMC接口用于连接拓展子板卡；HSMC接口与FPGA连接、完成数据交互，同时与时钟管理电路连接、用于时钟的交互；QDR缓存完成FPGA数据转发前的少量数据缓存。
时钟管理电路缓存数据交互控制信号采集设备波形产生数据处理输出时钟频率本实用新型上位机数据核心组件输入时钟数据缓存数据交互数据转发子板卡外部拓展

[发明专利]时钟管理电路、芯片上系统、时钟管理的方法-CN201610362235.4有效
发明人：全浩渊;李宰坤;崔然植;李旼贞;宋陈煜 -专利权人：三星电子株式会社
申请日： 2016-05-26 - 公布日： 2020-07-24 - 主分类号： G06F1/04 文献下载
摘要：提供一种时钟管理电路、一种芯片上系统以及一种时钟管理的方法。时钟管理电路包括第一主时钟控制器，其中，第一主时钟控制器被配置为基于接收的第一时钟请求，将第一命令经由第一通道提供给第一从时钟控制器。时钟管理电路还包括第一从时钟控制器，其中，第一从时钟控制器被配置为基于第一命令来控制输出第一时钟信号。
时钟管理电路芯片系统方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条